• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実施状況報告書

柔軟でロバストな高集積デバイスの開発

研究課題

研究課題/領域番号 25420344
研究機関日本大学

研究代表者

佐伯 勝敏  日本大学, 理工学部, 教授 (60256807)

研究期間 (年度) 2013-04-01 – 2016-03-31
キーワードデバイス / ニューロンモデル / セルラーニューラルネットワーク / ロバスト / 低容量 / 集積回路 / VDEC / 実装
研究実績の概要

1)低容量化ニューロンモデル,ロバスト性を有するニューロンモデル,容量結合型セルラーニューラルネットワークの実装
ネットワーク全体回路の実装面積を削減するために,個々のニューロンモデルの細胞体部を構成しているコンデンサ2個の容量値(それぞれ1pF)を小さくする回路構成について昨年度新たに提案し,32fFで動作することをシミュレーションにて確認した。今年度は,ロバスト性を持たせるための回路設計にも十分考慮し,モンテカルロ解析を行い,1万回の解析においても動作することを確認した。そして,実際にVDEC(大規模集積回路設計教育センター)を通し0.18μmCMOSプロセスルールを用い実装した。その結果,シミュレーションと比較し,低周波数の発振になったものの,動作することを確認した。低周波数の原因は,PADの寄生容量によるものと考えられる。
なお,容量結合型セルラーニューラルネットワークの実装は,特別のプロセスを使用する必要があり,VDECの提供するプロセスルールでは実装ができない。そのため,新たに誘導結合型セルラーニューラルネットワークの回路構成について検討を行った。
2)仮想三次元構造の学習モデルを有するセルラーニューラルネットワークの実装
申請者は先に,パルスタイミングの時間差により学習状態が変化するSTDPの非対称型の特性とメキシカンハット型の特性を,一つの回路で得ることが可能なシナプス回路を提案している。今年度は,VDECを通し0.18μmCMOSプロセスルールを用い実装した。その結果,非対称型の特性を確認した。現在,メキシカンハット型の特性を確認中である。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

研究実績の概要中に挙げた以下の内容について
1)低容量化ニューロンモデル,ロバスト性を有するニューロンモデル,容量結合型セルラーニューラルネットワークの実装
2)仮想三次元構造の学習モデルを有するセルラーニューラルネットワークの実装
1)中,容量結合型はプロセスルールの影響により,他の方法を検討する必要があるが,ニューロンモデルについてはVDECを通し実装を行い,低容量化,ロバスト性を有することを集積回路にて確認を行っている。そして,2)中,学習モデルのSTDPの非対称型の特性については,VDECを通し実装を行い,集積回路にて確認を確認している。
ニューラルネットワークでの実装は現在検討中であるものの,ニューロンモデルの実装,および学習モデルの一つの特性は実装にて確認しており,平成27年度に繋げられるため。

今後の研究の推進方策

1)セルラーニューラルネットワークを用いた連想記憶モデルの検証
これまでに実装したモデルを用い,記憶の保持・想起を行い,連想記憶モデルについて検証を行う。
また,平成26年度の1),2)の改良を行い,平成27年度に最終版として,チップに実装する。

  • 研究成果

    (12件)

すべて 2015 2014 その他

すべて 雑誌論文 (3件) (うち査読あり 3件、 謝辞記載あり 2件) 学会発表 (8件) 備考 (1件)

  • [雑誌論文] STDP学習則を取り入れたパルス形ハードウェアモデル2014

    • 著者名/発表者名
      大瀧光彦,大和田賢,佐伯勝敏,関根好文
    • 雑誌名

      電気学会論文誌C

      巻: 134 ページ: 1485-1491

    • DOI

      10.1541/ieejeiss.134.1485

    • 査読あり
  • [雑誌論文] IC implementation of interstitial cell-based CPG model2014

    • 著者名/発表者名
      Katsutoshi Saeki, Daisuke Nihei, Tatsuya Tatebe, Yoshifumi Sekine
    • 雑誌名

      An International Journal, Analog Integrated Circuits and Signal Processing

      巻: 81 ページ: 551-559

    • DOI

      10.1007/s10470-014-0349-2

    • 査読あり / 謝辞記載あり
  • [雑誌論文] IC Implementation of Spike-timing-dependent Synaptic Plasticity Model Using Low Capacitance Value2014

    • 著者名/発表者名
      Daichi Yamashita, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      Proc. IEEE Asia Pacific Conference Circuits and Systems

      巻: CD-ROM ページ: 221-224

    • 査読あり / 謝辞記載あり
  • [学会発表] パターン認識のための振幅比較可能なハードウェアニューラルネットワークに対する一検討2015

    • 著者名/発表者名
      山口祥太,佐伯勝敏,関根好文
    • 学会等名
      電子情報通信学会総合大会
    • 発表場所
      南草津
    • 年月日
      2015-03-11
  • [学会発表] ハードウェアCPGモデルの小面積化に対する一検討2015

    • 著者名/発表者名
      中野夏海,二瓶乃亮,佐伯勝敏,関根好文
    • 学会等名
      電子情報通信学会総合大会
    • 発表場所
      南草津
    • 年月日
      2015-03-11
  • [学会発表] 大規模ANN 構築に向けた細胞体モデルの実装面積に対する一検討2015

    • 著者名/発表者名
      奥山敦司,佐伯勝敏,関根好文
    • 学会等名
      電気学会電子回路研究会
    • 発表場所
      高知
    • 年月日
      2015-01-23
  • [学会発表] パルス形ハードウェアITD検出モデルの多チャネル化に対する検討2015

    • 著者名/発表者名
      中江佑太,佐伯勝敏,関根好文
    • 学会等名
      電気学会電子回路研究会
    • 発表場所
      高知
    • 年月日
      2015-01-23
  • [学会発表] 樹状突起の逆伝搬特性を考慮したパルス形ハードウェアニューラルネットワークに対する検討2015

    • 著者名/発表者名
      大和田賢,佐伯勝敏,関根好文
    • 学会等名
      電気学会電子回路研究会
    • 発表場所
      高知
    • 年月日
      2015-01-23
  • [学会発表] 連続スパイクの発振周波数に依存した可塑シナプスモデル2014

    • 著者名/発表者名
      山下大地,佐伯勝敏,関根好文
    • 学会等名
      電気学会電子回路研究会
    • 発表場所
      東京
    • 年月日
      2014-12-19
  • [学会発表] ハードウェアCPGモデルを用いたロボット制御回路の集積化に対する一検討2014

    • 著者名/発表者名
      二瓶乃亮,佐伯勝敏,関根好文
    • 学会等名
      電気学会電子・情報・システム部門大会
    • 発表場所
      島根
    • 年月日
      2014-09-03
  • [学会発表] CPGモデルの歩行パターンばらつき検出回路に対する一検討2014

    • 著者名/発表者名
      夏新宇,二瓶乃亮,奥山敦司,佐伯勝敏,関根好文
    • 学会等名
      電気学会電子・情報・システム部門大会
    • 発表場所
      島根
    • 年月日
      2014-09-03
  • [備考] 佐伯研究室

    • URL

      http://chip.ecs.cst.nihon-u.ac.jp

URL: 

公開日: 2016-05-27  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi