本研究は、LSIの設計情報が漏洩したとしても、秘密情報が搭載されたLSIに対して、LSIの内部に格納された秘密情報を秘匿しつつ、LSIの内部に製造時に故障が発生していないかを容易に検査できる設計技術を開発することである。従来、LSIの設計を工夫し、その設計情報を秘匿することで、安全性は保たれていた。しかしLSI の設計情報はLSIの設計に携わる多数の人が知りうる情報であり、完全な秘匿は困難である。そこで本研究はLSI の設計情報に依存せずに安全性を保つ設計手法および設計支援技術を開発した。秘密情報の漏洩度合いを相互情報量によって評価し、提案手法の安全性を定量的に示した。
|