• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実績報告書

セレクタ論理を利用し部分積項数を半減する差積演算回路設計とその画像処理応用

研究課題

研究課題/領域番号 25540021
研究機関早稲田大学

研究代表者

戸川 望  早稲田大学, 理工学術院, 教授 (30298161)

研究期間 (年度) 2013-04-01 – 2015-03-31
キーワードセレクタ演算 / 差積演算 / 画像処理
研究実績の概要

平成26年度には,平成25年度の基礎的考察を受け,本研究課題の応用研究にあたる【ステップ3】を実施した.ビット数やパラメータが異なる各種の回路設計を行い以下のように研究を遂行した:

【ステップ3】超解像処理,中でも位相差を利用した複数画像の重ね合わせによる超解像処理では,本質的に2つの画素値の加重和 f = w1・f1 + w2・f2 を基本演算とする.ここにf1, f2は2枚の画像の画素値であり,w1, w2 は各画素の重みである.ここで,重みw1 + w2 = 1なる関係があるため,f = w1・f1 + w2・f2 = (1 - w2)・f1 + w2・f2 と記述することができ,ちょうど第1項目に差積演算が出現する.ここに【ステップ1】で構築した効率の良い差積演算回路を利用できる.【ステップ2】で構築した最終加算のアイディアを同様に利用した.上記したアイディアによって超解像処理回路全体を構築するものとする.続いて各種の補間処理に注目した.その一つとしてキュービックスプライン補間処理は,位置-1, 0, 1, 2の4個の既知nビット信号値から算出される係数a, b, c, dを用いて,位置 0≦x≦1 の未知信号値 f(x) を補間する演算で,高精度画像処理に頻出する処理である.このf(x)の中にも差積演算が頻出しており,同様に上記したアイディアによってキュービックスプライン補間回路全体を構築した.全体として遅延あるいは電力を35%程度削減することに成功した.

以上,平成25年度~平成26年度の研究全体を通し,【ステップ1】~【ステップ3】を実行することができ,概ね目標通りの研究を達成することができた.

  • 研究成果

    (6件)

すべて 2015 2014 その他

すべて 学会発表 (5件) 備考 (1件)

  • [学会発表] FPGA implementation and evaluation of image scaling circuits using seletor-logic-based bi-linear interpolation2015

    • 著者名/発表者名
      Keita Igarashi, Masao Yanagisawa,and Nozomu Togawa
    • 学会等名
      19th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2015)
    • 発表場所
      Yilan, Taiwan
    • 年月日
      2015-03-15 – 2015-03-18
  • [学会発表] FPGAを対象としたセレクタ論理型アルファブレンディング回路の実装と評価2015

    • 著者名/発表者名
      五十嵐啓太,柳澤政生, 戸川望
    • 学会等名
      電子情報通信学会総合大会
    • 発表場所
      草津市
    • 年月日
      2015-03-10 – 2015-03-13
  • [学会発表] セレクタ論理に帰着させたバイリニア補間演算器を用いた画像拡大縮小回路のFPGA実装2014

    • 著者名/発表者名
      五十嵐啓太,柳澤政生, 戸川望
    • 学会等名
      情報処理学会DAシンポジウム2014
    • 発表場所
      岐阜県下呂市
    • 年月日
      2014-08-28 – 2014-08-29
  • [学会発表] 4-to-1セレクタ論理及び2-to-1セレクタ論理を利用したバイリニア補間演算器の設計と評価2014

    • 著者名/発表者名
      塩雅史,柳澤政生, 戸川望
    • 学会等名
      情報処理学会DAシンポジウム2014
    • 発表場所
      滋賀県草津市
    • 年月日
      2014-08-28 – 2014-08-29
  • [学会発表] Linear and bi-linear interpolation circuits using selector logics and their evaluations2014

    • 著者名/発表者名
      Masashi Shio, Masao Yanagisawa, and Nozomu Togawa
    • 学会等名
      2014 IEEE International Symposium on Circuits and Systems
    • 発表場所
      Melbourne, Australia
    • 年月日
      2014-06-01 – 2014-06-05
  • [備考] 早稲田大学戸川研究室-研究紹介

    • URL

      http://www.togawa.cs.waseda.ac.jp/research.html

URL: 

公開日: 2016-06-01  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi