| 研究課題/領域番号 |
25540024
|
|---|
| 研究機関 | 広島大学 |
|---|
研究代表者 |
中野 浩嗣 広島大学, 工学(系)研究科(研究院), 教授 (30281075)
|
|---|
| 研究分担者 |
伊藤 靖朗 広島大学, 工学(系)研究科(研究院), 准教授 (40397964)
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2016-03-31
|
| キーワード | FPGA / ハードウェアアルゴリズ / 開発環境 |
|---|
| 研究実績の概要 |
本研究の目的はGPFPGA(General Purpose computing using Field Programmable Gate Arrays)の手法をFPGAに実際に適用して，FPGAによる汎用計算の可能性を明らかにすることである．本年度は，GPFPGAのフレームワークを利用して，いくつかの効率よいハードウェアアルゴリズムを実装した．（１）画像のピクセルの勾配情報を利用してハフ変換による直線検出をリアルタイム処理できるようにした．勾配情報を用いるので，処理高速化が実現できるだけでなく，検出精度を大幅に向上させることができた．（２）画像中の円検出する回路を設計し，FPGAに実装し評価を行った．（３）ネットワーク中にあるRSA公開鍵をブレイクするための回路を設計した．具体的には，ネットワーク中の１０２４ビット公開鍵のあらゆるペアの最小公倍数を求める回路をFPGAに実装した．これにより，不適切に生成された公開鍵を２つの素因数に分解できることが可能となり，RSA暗号化された暗号文を平文に変換することができる．これらのFPGA上への実装はDSPブロックとメモリブロックを効率的に利用しており，GPFPGAのフレームワークが効果的であることを実証している．また，これらは，研究代表者らが以前に考案したFDFMアプローチ（Few DSP slices Few Memory block approach）にもとづいている．FDFMアプローチは少ない個数のDSPブロックとメモリブロックで専用プロセッサを構成し，それを大量に配置して最大限の並列化を目指すものである． DSPブロックやメモリブロックを最大限に効果的利用することができ，ソフトウェアのよる計算処理より１００倍程度の高速化が可能な場合もあり，GPFPGAのフレームワークが有効であることが示せた．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
GPFPGAのフレームワークにより，従来より，すぐれたハードウェアアルゴリズムをFPGAに実装することが可能となった．概ね順調に研究が進展していると言える
|
| 今後の研究の推進方策 |
FPGAには，DSP block，Block RAM，CLB (Configurable Logic Block)の３つの構成要素がある．これまでは，DSP blockとBlock RAMの利用については，効率よく行えているが，CLBについては論理合成ツールまかせで，十分に活用できているとは言えない．今後はこのCLBを効率よく用いるGPFPGAを提案していきたい．
|
| 次年度使用額が生じた理由 |
次年度に発売される高価なFPGAボードを購入する予定のため繰越金が生じた．
|
| 次年度使用額の使用計画 |
FPGAボードを購入する予定である．
|
