研究課題
本研究は、エクサスケール計算機システムのノード間結合網において、将来実用化される超低遅延スイッチを前提とした、真に効果的なネットワークの設計法を明らかにすることを目標に遂行した。すなわち、近い将来60ナノ秒以下の超低遅延スイッチが出現すると、総通信遅延に占めるケーブル内の信号伝搬遅延の割合が相対的に大きくなるため、これを陽に考慮した新しいネットワーク設計の方法論を考究するものである。平成25年度は、(1)ラック配置と物理ケーブル長を考慮した新たなネットワークトポロジ構成法を開発し、(2)ケーブル遅延を考慮した新たなルーティング手法を提案した。また、両者を組み合わせて用いた場合のネットワーク性能を数理解析とシミュレーションにより定量的に評価した。将来出現する60ナノ秒の超低遅延スイッチを想定し、256台のラックからなる大規模計算機システムを例として既存の低遅延ネットワークトポロジと比較した場合、(1)と(2)を組み合わせて用いることで、配線延長を65%短縮しつつ、平均通信遅延の増加を6%に抑えられるとの試算を得た。平成25年度中に当初想定を上回る成果を得ることができたため、平成26年度は、(3)本研究と他の研究のアイディアを融合することによる相乗効果の追究、および(4)論文・学会発表等による研究成果の周知普及に注力した。具体的には、共同研究先である慶応大学のチームが推進している低遅延ネットワーク・オン・チップの研究と、同じく共同研究先であるハノイ工科大学のチームが推進している低遅延インターコネクトの研究に対し、本研究代表者が開発・改良したトポロジ生成・グラフ解析・ラック配置最適化等のソフトウェア群を提供し、本研究のアイディアを適用することでさらなる低遅延化が可能であることを示した。これらの成果は雑誌論文1本・国際会議論文3本・国内会議論文2本で発表し、研究成果の周知に努めた。
すべて 2015 2014 その他
すべて 雑誌論文 (5件) (うち査読あり 5件、 謝辞記載あり 3件、 オープンアクセス 1件) 学会発表 (2件) 備考 (2件)
Proceedings of the 21st IEEE International Symposium on High Performance Computer Architecture (HPCA 2015)
巻: - ページ: 390-401
10.1109/HPCA.2015.7056049
Proceedings of the 23rd Euromicro International Conference on Parallel, Distributed and Network-based Processing (PDP 2015)
巻: - ページ: 172-176
10.1109/PDP.2015.15
IEEE Transactions on Parallel and Distributed Systems
巻: Volume.:PP, Issue:99 ページ: -
10.1109/TPDS.2014.2340863
Supercomputing frontiers and innovations
巻: 1 ページ: 89-107
Proceedings of the 20th IEEE International Conference on Parallel and Distributed Systems (ICPADS 2014)
巻: - ページ: 462-470
10.1109/PADSW.2014.7097842
http://research.nii.ac.jp/~koibuchi/
http://www.nii.ac.jp/index.php?_restful_permalink=event%2Fopenhouse%2Farchives%2F2014
