| 研究課題/領域番号 |
25820167
|
|---|
| 研究種目 |
若手研究(B)
|
| 研究機関 | 崇城大学 |
|---|
研究代表者 |
吉岡 大三郎 崇城大学, 情報学部, 准教授 (70435147)
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2016-03-31
|
| キーワード | 暗号 / カオス / S-box / 離散化 |
|---|
| 研究概要 |
本研究の目的は，暗号用非線形変換関数S-boxの設計である．S-boxは，暗号全体の強度や実装性能を大きく決定づけるため，その設計がとりわけ重要とされている．従来より，メモリ保存を前提としたランダム構成法や，標準暗号AESにみられる代数学に基づく手法が知られていた．また簡単な決定論的手法に基づくカオスの応用も検討されている．カオスの暗号化への応用の際，如何に効率よいディジタル実装に基づき，一対一写像を構成するかが課題である．
そこで本研究では，カオスを呈するもっとも簡単なクラスの写像である区分線形写像から整数上一対一写像への変換方法を提案し，明示的な写像関係式を導出した．また，写像をブーリアン関数表記した際の最大次数を得るための写像関数の区間数に関する必要条件を明らかにした．暗号用関数として解読に直接つながる不動点と反不動点を排除するために，写像関数の不動点と反不動点の性質について明らかにした．ハードウェア記述言語Verilog-HDLを用いた論理設計，ならびに書き換え可能LSIであるFPGA上に実装した結果，既存のメモリ保存方式であるルックアップテーブル方式や，AESの最もコンパクトな実装として知られる組み合わせ回路実装と比べ，より素子数を減少できることを実証した．ソフトウェア実装において，使用メモリやコードサイズが従来手法より抑えられることも実証できた．また，本提案手法は実装効率に優れるため，長ビットS-box設計が容易であり，AESのS-boxよりも線形・差分解読に優れる長ビットS-boxの設計を可能にした．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
予定どおり，区分線形カオス写像に基づく一対一写像の構成とS-boxの解読耐性評価，およびそのハードウェア設計を行うことができ，国内・国際学会への数件の発表と専門論文誌への投稿ができたため，順調に進展しているといえる．
|
| 今後の研究の推進方策 |
本研究で提案する暗号・復号回路を標準的CMOSプロセスによるチップ製作を行いたい．VDECツールによる論理合成，配置配線を行い，論理素子数，動作周波数，消費電力を測定し，最適化を検証したい．
また，長ビットのS-box設計を行い，解読耐性評価を進めたい．
|
| 次年度の研究費の使用計画 |
今年度は物品購入がなく，次年度に高価なサーバを購入する予定であり，そのために予算を繰り越した．
今後，長ビットのS-box設計とその解読耐性評価を行いたい．そのために大容量メモリと並列化に向くマルチコアCPUを搭載したサーバを購入する予定であり，繰り越し分をその費用の一部に充てる．
|
