| 研究課題/領域番号 |
25870067
|
|---|
| 研究種目 |
若手研究(B)
|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
鈴木 大輔 東北大学, 省エネルギー・スピントロニクス集積化システムセンター, 研究支援者 (00574675)
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2016-03-31
|
| キーワード | FPGA / MTJ素子 / 高信頼 / 計算機アーキテクチャ / ロジックインメモリ回路 / VLSI / スピントロニクス |
|---|
| 研究概要 |
本年度はセルフリカバリー機能を有する不揮発FPGA実現のため，その基本アーキテクチャならびに各種要素回路の仕様検討，回路設計および評価を行った。
具体的にはまず，演算機能を決定するロジックエレメント，配線機能を決定する配線スイッチアレイをそれぞれNS-SPICEシミュレータを用いて設計した。これらの回路の消費電力並びに，MTJ素子への書込みアクセスに伴う電力オーバヘッドについても評価し，エネルギー効率最適化のための基礎検討を行った。またこの評価結果について取りまとめ，電子情報学会集積回路研究会(デザインガイア2013, 11/27-29)にて発表を行い，外部研究者との意見交換を行った。
次に，MTJ素子への情報バックアップを確実にするための書込み回路を考案した。本回路は書込みと同時にMTJ素子の記憶状態をモニタリングしているため，エラーすることなく情報バックアップが可能である。本成果に関しては，2014年2月にIEEE Intermag 2014に採択され，2014年5月に発表予定である。
また，平成26年の実施内容に先駆けてCAD環境の構築を行っている。具体的には，カナダ・トロント大学が無償で提供しているVTR (Verilog-to-Routing)というツールを導入し，ユーザー定義のFPGA上に回路情報をマッピング，遅延時間や電力をアーキテクチャレベルで評価できる環境を構築した。今後，本ツールを活用しながら，セルフリカバリー機能を有する不揮発FPGAのさらなる具体化を進める予定である。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
前述のとおり基本回路レベルでの知見は集まっており，H25年度の目標は達成しているといえる。さらにH26年度の実施内容も先行して行っているため，当初の計画以上に進展しているといえる。
|
| 今後の研究の推進方策 |
既に先行しているアーキテクチャレベルの具体化について引き続き実施する予定である。
|
