| 研究課題/領域番号 |
25871196
|
|---|
| 研究種目 |
若手研究(B)
|
| 研究機関 | 独立行政法人産業技術総合研究所 |
|---|
研究代表者 |
浅沼 周太郎 独立行政法人産業技術総合研究所, ナノエレクトロニクス研究部門, 研究員 (30409635)
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2017-03-31
|
| キーワード | 強相関酸化物の電子相制御 |
|---|
| 研究概要 |
研究計画に基づき、下記の手順で固体Mott transistorの加工プロセスの最適化に取り組んだ。
(Nd,Sm)NiO3薄膜をパルスレーザー堆積(PLD)装置を用いて成膜し、産業技術総合研究所の共用設備であるナノプロセシング施設の微細加工装置を用いてチャンネル形状への微細加工を行った。チャンネル形成後、ナノプロセシング施設のスパッタ成膜装置と物質材料研究機構の共用施設にある原子層堆積装置を用いてHfO2ゲート絶縁膜を成膜した。ゲート絶縁膜成膜後、ナノプロセシング施設のスパッタ成膜装置を用いてPtのゲート電極及びソース電極、ドレイン電極を成膜した。平成25年度は、チャンネルの膜厚及び形状、ゲート絶縁層の膜厚及び形状、及びゲート電極の形状を変化させ、そのときの素子特性の変化を測定する研究を行った。
素子の特性としてはドレイン電流のゲート電圧依存性、ゲート絶縁層の静電容量及び電圧耐性を測定した。
測定の結果は、ゲート絶縁層の静電容量は最大で2μF/cm2（@1Hz）程度、電圧耐性は最大で6 MV/cm程度であり、本課題開始前に作成したゲート絶縁膜とほとんど変わらない値であった。ドレイン電流のゲート電圧依存性に関しても本課題開始前の実験結果とほとんど変わらなかった。この結果はチャンネル、ゲート絶縁層、電極の膜厚及び形状を変化させても素子の特性が向上しなかったことを示している。
これらの結果から、素子の特性を向上させるためには、ゲート絶縁層の成膜条件やゲート絶縁層に利用する絶縁体及びゲート電極に利用する金属等を変える必要があると考えられる。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
固体ゲート強相関酸化物FETを実現するために、素子の形状を変化させたときの素子の特性の変化を調べたが、ほとんど形状依存性はなかった。そのため、素子の加工プロセスの最適化するためには、ゲート絶縁層の成膜条件の最適化も行う必要が生じた。
|
| 今後の研究の推進方策 |
これまでの研究では、フォトレジストを用いてゲート絶縁層のパターンを形成し、HfO2膜を成膜後リフトオフする方法で成膜を行っていたため、ゲート絶縁層の成膜温度を低く抑える（～200℃）必要があった。今後は、より高温（～400℃）でHfO2膜を成膜するために、HfO2膜を成膜後にエッチングで形状を加工するようにプロセスを変更することを検討する。
|
| 次年度の研究費の使用計画 |
試料の作成等に手持ちの材料を利用できたため、消耗品を買う必要がなかった。
今年度は、試料の作製プロセスを最適化するために、試料の形状を変化させるだけではなく、成膜条件及び材料等も変化させる予定である。繰り越した予算は、成膜条件及び材料等を変化させるのに必要な物品を購入する。
|
