| 研究課題/領域番号 |
26220605
|
|---|
| 研究機関 | 名古屋大学 |
|---|
研究代表者 |
財満 鎭明 名古屋大学, 未来材料・システム研究所, 教授 (70158947)
|
|---|
| 研究分担者 |
竹中 充 東京大学, 大学院工学系研究科(工学部), 准教授 (20451792)
齋藤 晃 名古屋大学, 未来材料・システム研究所, 教授 (50292280)
|
|---|
| 研究期間 (年度) |
2014-05-30 – 2019-03-31
|
| キーワード | 半導体物性 / 結晶工学 / 表面・界面物性 / ゲルマニウム錫 / エネルギーバンド / 結晶成長 / 集積回路 / IV族半導体 |
|---|
| 研究実績の概要 |
本研究では、トンネルFETや光電融合多機能デバイスに向けたSn系IV族混晶の結晶成長技術およびバンド構造制御技術を開発している。本年度に得られた主な成果を以下に挙げる。
(1) 昨年度に続き、有機金属原料化学気相成長（MOCVD）法を用いたGeSn薄膜の形成技術を開発した。GeSnの選択的成長技術を実証し、各プリカーサが選択成長機構に及ぼす影響を解明した。また、新規の燐（P）プリカーサを活用したin-situ PドーピングGeSn層成長技術を開発し、1E19/cm3の高電子濃度を有するGeSnエピタキシャル層（Sn組成1.7%）の形成を実証した。(2) FinFET構造を模したGeSn/Ge細線をMOCVD法により作製し、ナノビーム電子回折によって細線中の局所歪み分布を測定した。その結果、MBE法で作製した同構造の試料よりも効率的な大きな歪みの印加を実証できた。(3) 新しいSiSn混晶半導体薄膜の形成に挑戦し、Si中のSnの熱平衡固溶限界（0.1%）を大きく超える40%の高Sn組成SiSnエピタキシャル層形成を示唆する結果を得た。Sn組成の向上には基板格子定数制御とSn析出を生じさせない低温成長が要点であることを実証した。(4) Ge系有機原料MOCVD法によって300℃以下のGeO2膜低温堆積により作製したGeO2/GeSn MOSキャパシタにおいてSn析出を抑制しながら1E11/eV-cm2台の低い界面準位密度を実現し、GeSnトランジスタ実現に必要なMOS構造低温形成技術を構築できた。(6) ウェハボンディングで作製したGeOI基板の結晶品質評価を進めた。表面TEM像での評価により、プロセス最適化後においては欠陥がないことを明らかにし、極めて高品質なGe薄膜が得られていることを実証した。また、GeOI基板上に暗電流が小さいGe受光器を集積することに成功した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
これまで、GeSn、SiGeSn、SiSnなどの新規IV族混晶薄膜を幅広いSn組成や歪構造で成長させる技術、および金属や絶縁膜とIV族混晶との界面制御技術を順調に構築してきた。一方、GeSn薄膜の電子物性の解明過程において、薄膜中に意図しない1E17～18/cm3の高密度の正孔の存在が明確化されてきた。これは、低温成長に伴い導入される空孔などの点欠陥が、過剰な正孔を生じさせていると考えられる。GeSnによるCMOSデバイスや光電デバイスの性能向上に向けて、これら欠陥制御、キャリア制御が重要な課題であることを解明してきた。現在、これら意図しない正孔や欠陥の制御法を構築するために、Hall測定、DLTSやPL測定を駆使して、成長条件やSn組成が欠陥の特性に及ぼす影響の詳細な調査を始めている。これまでに水素を用いた欠陥終端や水素サーファクタントによる結晶成長制御技術を開発しており、これらを活用した欠陥制御技術のさらなる推進により、電子・光電子デバイス作製にも応用可能なGeSn成長技術の構築が期待できる。
また、MBE法で作製したこれまでのGeSn/Ge擬似FinFET構造では、Fin部分とストレッサーの間に空隙が生じてしまい、Fin部に十分な応力が印加されていなかった。MOCVD法で作製した試料においては、Fin部分とストレッサー部が良好な密着が確認され、ナノビーム電子回折による歪み測定からMBE法で作製した試料に比べて約1.6倍の歪みが印加されていることを実証できた。さらに、貼り合わせプロセスの最適化によって、結晶欠陥のない極めて高品質なGeOI基板を作製できるようなり、電子特性のみならず近赤外、中赤外における光学特性の評価や素子応用が可能になりつつある。Ge基板を用いたスマートカット技術をGeSnエピ基板に適用するための基礎技術が確立しつつあるなど、研究は順調に推移している。
|
| 今後の研究の推進方策 |
平成29年度以降、Sn系混晶材料を用いたトランジスタや光検出器、LEDなどの電子、光電子デバイスを試作し、そのデバイス特性の解明を目指す。GeSnデバイス作製に必要となる個々の要素プロセス・材料技術はこれまでの研究でおよそ構築されてきた。MBE、CVD成長技術、金属および絶縁膜界面制御技術、不純物ドーピング技術、局所歪制御技術、エネルギーバンド構造設計技術などを統合し、最終目標達成のためのデバイス構築に向けた研究を推進する。
さらに、電子回折を用いた結晶歪み局所解析では、立方晶から正方晶への歪みを仮定して解析してきたが、今回測定を行った細線幅数10nmの擬似FinFET構造のFin内部では、局所的に正方晶系からずれた格子歪みが確認されており、より一般的な格子歪みを仮定した解析が必要であることが判明した。電子顕微鏡のレンズの収差による回折図形の歪みの影響の再検討も含めて、今後さらなる精度の向上を図る。
また、Si基板上あるいはGe基板上にエピしたGeSn/Ge層を熱酸化Si基板上に貼り合わせてGeSn-OI基板の実現を目指す。これによりGeSn層の電子特性や光学特性を解明するとともに、デバイス応用を進める。
今後、デバイスの実動作検証において予期しない問題が発生した場合は、核研究グループの有する結晶物性、電子物性、デバイス特性の評価技術を十分に活用し、その原因の解明を進める。近年構築してきた海外も含めた関係する研究機関との共同研究や連携も活かしながら、課題の探索と解決技術の開発を進めていく。これら問題の発見とその解決方法の模索から得られる研究成果は、将来のGeSnのデバイス製造技術や集積回路への混載実現において必要不可欠な知見をもたらすものと期待される。
|
