| 研究課題/領域番号 |
26220904
|
|---|
| 研究機関 | 横浜国立大学 |
|---|
研究代表者 |
吉川 信行 横浜国立大学, 工学(系)研究科(研究院), 教授 (70202398)
|
|---|
| 研究分担者 |
藤巻 朗 名古屋大学, 工学(系)研究科(研究院), 教授 (20183931)
日高 睦夫 国立研究開発法人産業技術総合研究所, その他部局等, 研究員 (20500672)
山梨 裕希 横浜国立大学, 工学(系)研究科(研究院), 准教授 (70467059)
|
|---|
| 研究期間 (年度) |
2014-05-30 – 2019-03-31
|
| キーワード | 超伝導材料・素子 / 先端機能デバイス / 超高速情報処理 / デバイス設計・製造プロセス / 低消費電力 |
|---|
| 研究実績の概要 |
本年度は昨年度に引き続き、大規模AQFP回路、位相制御型超伝導メモリならびに３次元ジョセフソン集積回路プロセスの実現に向けて、各要素技術の確立を目指した。
横国大では、AQFP回路の大規模集積化に向け、論理ゲートの最適回路パラメータを検討した。論理ゲート内や、配線と論理ゲート間の磁気的な寄生結合をシミュレーションにより評価し、動作余裕度を改善したセルライブラリを構築した。これらを用いて1000接合規模の演算回路である8ビット桁上げ先見加算器の動作実証に成功した。また、記憶素子として重要なラッチ回路として、フィードバック型ラッチと磁束保持型ラッチを提案し、両者において安定な動作を確認した。また、AQFP回路の高速動作実証のために必要な高速電圧増幅器を開発し、その動作検証を行った。
位相制御型超伝導メモリには、位相がインヒーレントにπだけずれるπシフト磁性ジョセフソン接合の開発が不可欠である。名大ではこの実現のため、軟磁性体であるPdNi合金のNi割合や合金薄膜の厚さを可変パラメータとして、超伝導体-磁性体-超伝導体（SFS）構造ジョセフソン接合や超伝導体-磁性体-絶縁体-超伝導体（SFIS）構造ジョセフソン接合を作製・評価した。超伝導ループに接合3個を含むSQUIDの特性や臨界電流の温度依存性から、πシフト磁性ジョセフソン接合が実現できたと判断している。
3次元ジョセフソン集積回路プロセスを実現するためには、最上層を除く全層に平坦化を施す必要がある。産総研では、この平坦化工程がNb/AlOx/Nb接合に及ぼす影響を調べた。その結果、接合層直上の平坦化工程に注意が必要なことが明らかとなり、最適な平坦化条件を決定することができた。この結果を基に、AQFPゲートもしくはSFQゲートを上下二層に積層可能なデバイス構造と作製プロセスを構築し、評価用レチクルを作成した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
横国大では、昨年度に開発したAQFP論理ゲートの動作余裕度の拡大を図った。論理ゲート内や、論理ゲートと配線間の磁気的寄生結合を数値シミュレーションにより評価した結果、これらの結合が回路の動作に大きく影響することを突き止めた。以上に基づき、対称性を用いたレイアウト構造と磁気シールディングを取り入れた論理ゲートを構築し、セルライブラリを完成させた。その結果、８万接合規模のAQFPゲートアレイが高い回路歩留まりで動作することを示した。これらの回路は、超伝導集積回路として世界最大規模であり、開発したAQFP回路の極めて優れた安定性を示している。
名大では、平成28年度に実施予定であったπシフト磁性ジョセフソン接合によるπSQUIDを、すでに実現した。加えて、回路応用上重要となる臨界電流値や接合抵抗値も比較的適正な値に近い。さらに特性ばらつきは、標準偏差で1.5%以下となっており、集積化にも十分耐え得ると考えられる。
産総研では、3次元Josephson集積回路プロセスに必須の平坦化工程のNb/AlOx/Nb接合特性への影響を詳細に調べ、悪影響を回避できる作製条件を明らかにした。また、デバイス構造とプロセス条件を決定し、評価用レチクルを作成したことにより、3次元Josephson集積回路実現に向けて着実に進捗している。
|
| 今後の研究の推進方策 |
横国大では、今後、AQFP回路の高速動作に向けた研究開発に取り組む。これまでに開発したAQFP用の高速電圧増幅器を用いて各AQFP回路の５GHzクロック周波数における論理動作を検証するとともに、回路の高速におけるビット誤り率を評価する。これにより、AQFP回路の高速動作性能を明らかにし、高速においても安定に動作する論理ゲートを開発する。また、今後は、AQFP回路の論理設計に必要な論理シミュレータを開発する。論理シミュレーションに必要な回路のタイミング情報のモデリングを行うとともに、論理シミュレーションに必要なタイミングパラメータの抽出を行う。以上に基づき、大規模AQFP回路の設計のために必要なCAD環境を構築する。
名大においては、位相制御型メモリに必要なπSQUIDは、すでに実現したものの、まだ専有面積が大きい。これは、πシフト磁性ジョセフソン接合のみを使ったためであり、平成28年度にはゼロシフトジョセフソン接合と組み合わせたπSQUIDを目指す。また、メモリのプロトタイプの試作・評価を通し、大規模化への課題を抽出する。
産総研では、H27年度にプロセスの詳細を決定したジョセフソン接合層を含むゲート層を上下二段に重ねた3次元超伝導回路プロセスを用いてAQFP回路およびSFQ回路の積層デバイスを作製する。また、3次元回路の各パラメータの制御性および均一性を評価するとともに各種欠陥の発生頻度を評価することによって3次元超伝導回路プロセスの信頼性を評価する。
|
