| 研究課題/領域番号 |
26220904
|
|---|
| 研究機関 | 横浜国立大学 |
|---|
研究代表者 |
吉川 信行 横浜国立大学, 大学院工学研究院, 教授 (70202398)
|
|---|
| 研究分担者 |
藤巻 朗 名古屋大学, 工学研究科, 教授 (20183931)
日高 睦夫 国立研究開発法人産業技術総合研究所, その他部局等, 招聘研究員 (20500672)
山梨 裕希 横浜国立大学, 大学院工学研究院, 准教授 (70467059)
|
|---|
| 研究期間 (年度) |
2014-05-30 – 2019-03-31
|
| キーワード | 超伝導材料・素子 / 先端機能デバイス / 超高速情報処理 / デバイス設計・製造プロセス / 低消費電力 / ジョセフソン集積回路 / 断熱回路 / 可逆回路 |
|---|
| 研究実績の概要 |
本年度は、大規模AQFP回路、位相制御型超伝導メモリ、３次元ジョセフソン集積回路プロセスの実現に向けて研究を行い、以下の研究実績を得た。
大規模AQFP回路の実現においては、最適化された回路パラメータを用いて、AQFP回路のセルライブラリを構築した。これらを用いて、8b 桁上げ先見加算器や16ワード1bレジスタファイルを設計し、動作実証に成功した。また、AQFP回路の高速動作実証を2GHzで行い、10^-12以下の低エラーレート動作を実証した。更にAQFP論理回路のモデル化を行ない、AQFP回路の論理シミュレーションを行えるようにした。また、回路の機能記述から論理回路を生成するツール、論理ゲートを自動配置配線するツールを開発した。以上を統合して、AQFP回路のトップダウン設計を行うための統合設計環境を構築した。
位相制御型超伝導メモリについては、磁性ジョセフソン接合を含む超伝導ループを利用するものと強磁性体パターン自身を記憶媒体とするものの2種類の研究を進めた。前者に向け、強磁性ジョセフソン接合の0位相シフト接合とπ位相シフト接合の作り分け技術を確立した。後者については、マトリクス状に配置した強磁性パターンを個別に磁化、すなわち書込みする技術を確立した。大規模化、AQFPとの適合性の観点から、後者が大容量化に適していると結論付けた。
３次元ジョセフソン集積回路プロセスについては、ジョセフソン接合（JJ）を含むゲート層2層のダブルゲートニオブ集積回路を作製し、JJ特性を始めとするプロセスパラメータの測定を行うとともにAQFP回路の作製を行った。上下ゲート層のJJ特性に大きな違いは見られず、IcRn = 1.6 mVの良好な値が得られている。作製した2層AQFP回路の正常動作と回路面積削減効果の確認により、本プロセスの有効性を実証した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
大規模AQFP回路の実現においては、プロセスばらつきに強いAQFPセルライブラリを開発し、数千ゲート規模の大規模AQFP回路が実現可能であることを実験的に示すことができた。また、AQFP回路のエラーレートを評価し、高速において低エラーレートで動作することを実験により示した。更に論理合成、論理シミュレーション、自動配置配線で構成される統合自動設計環境を構築し、大規模AQFP回路の自動設計を可能とした。以上の研究成果は全て世界初であり、米国で提案されている超伝導回路をも性能的に凌駕する。今年度までに、AQFPプロセッサの設計に向けての全ての要素技術を整えることができたため、現在、前倒しでAQFPプロセッサの基本アーキテクチャの検討を進めている。
位相制御型超伝導メモリについては、強磁性パターンとAQFPを用いたマトリクス状の位相制御型超伝導メモリセルのコンポーネントの動作実証を終えた。超伝導メモリの最大の課題は、大容量化に向け、ストレージセルの専有面積を小さくすることであったが、AQFPの磁場に対する高感度特性を生かすことで、微小な強磁性パターンの利用が可能となった。
３次元ジョセフソン集積回路プロセスについては、JJを含むゲート層2層のダブルゲートニオブ集積回路を作製し、回路パラメータの制御性を実証できたこと、およびこのプロセスを用いてAQFP回路の動作実験に成功したことにより計画は達成できた。ダブルゲートニオブ集積回路は世界初の試みであり、本成果により超伝導デジタル回路の新たな扉を開くことができた。
以上のように今年度の研究成果は、当初の研究目標を前倒しで達成しており、予想以上の成果が見込まれたと評価できる。
|
| 今後の研究の推進方策 |
大規模AQFP回路の実現については、これまでに大規模回路設計のために必要なセルライブラリを完成させ、トップダウン統合設計環境の構築を終えている。今後は、これらの機能を高度化し、統合設計環境の改良と効率化を図る。また、これらの設計基盤技術を用いて、来年度中にマイクロプロセッサシステムの構成要素であるALU、コントローラ、プログラムカウンタ、マルチプレクサ等の各種コンポーネント回路を設計・試作し、それらの性能評価を行う。更に、CMOS回路で用いられている各種ベンチマーク回路をAQFP回路で設計し、将来のCMOS回路とAQFP回路との性能比較を通して本技術の有効性を示す。
位相制御型超伝導メモリについては、当初計画通りマトリクス状の16ビットメモリの動作実証を目指す。この実証を通して、消費電力、誤り率、占有面積について検討し、問題点があれば適宜改良する。加えて、3次元超伝導集積回路を導入した場合のメモリの集積度についても検討を進める。
３次元ジョセフソン集積回路プロセスについては、AQFP回路の試作を通してプロセスの制御性、信頼性を向上していくとともに、上下ゲートの仕様を変える、AQFP回路とSFQ回路などの異種のデバイスを積層する、上下のゲートにまたがるインダクタンスの大きな配線を作製するなどのダブルゲートプロセスの可能性を検討する。
|
