研究課題
(1) 高品質・極薄GOI層形成技術・・・酸化濃縮法において、GOI形成まで途中中断や室温への降温なく酸化を行うと共に、GOI形成後の温度低下に十分に時間使うことで、薄膜GOIにおいても、最大で1.2%の圧縮ひずみが導入できることを明らかにした。また、GOI形成後の温度低下に要する時間を変えることで、GOI面内のひずみ空間分布が変化し、冷却時間を長くすることで、より急峻なひずみ空間分布が実現できることを見出した。(2) 極薄GOI MOSFETの作製技術・・・Ge MOSFETの特性向上と信頼性向上のために最も重要なslow trapの物理的起源を明らかにするために、Al2O3膜厚とGeOx膜厚を系統的に変えたMOS構造に対してslow trap密度の評価を行い、電子トラップはGeOx/Ge界面近傍、正孔トラップはAl2O3/GeOx界面近傍に存在することを明らかにした。更に、Ge表面のプラズマ酸化後にAl2O3膜を形成する方法や極薄のY2O3膜を用いたAl2O3/Y2O3/GeOxゲートスタックを用いる方法で、slow trap密度が低減できることを示した。(3) 極薄GOI MOSFETの実証とキャリア輸送特性の明確化・・・上記の温度冷却プロセスを極力減らし冷却時間を十分長くすることで高い圧縮ひずみを導入したGOI基板に対して、プラズマ酸化と酸化膜のウェットエッチングを繰り返すディジタルエッチングを適用することで、圧縮ひずみを維持しながら10 nm以下の膜厚の極薄GOI MOSFETを実現することに成功した。最も薄いもので4.5 nmのGOI薄膜のひずみGOI MOSFETの素子動作に成功し、高い正孔移動度を実証した。
28年度が最終年度であるため、記入しない。
すべて 2017 2016
すべて 雑誌論文 (3件) (うち査読あり 3件、 謝辞記載あり 3件) 学会発表 (15件) (うち国際学会 9件、 招待講演 8件)
Appl. Phys. Lett.
巻: 109 ページ: 032101
10.1063/1.4958890
Solid State Electron.
巻: 125 ページ: 82-102
10.1016/j.sse.2016.07.002
IEEE Trans. Electron Devices,
巻: 64 ページ: 1418-1425
10.1109/TED.2017.2662217