研究課題/領域番号 |
26249046
|
研究機関 | 東京工業大学 |
研究代表者 |
宮本 恭幸 東京工業大学, 理工学研究科, 教授 (40209953)
|
研究分担者 |
鈴木 寿一 北陸先端科学技術大学院大学, 学内共同利用施設等, 教授 (80362028)
|
研究期間 (年度) |
2014-04-01 – 2017-03-31
|
キーワード | トンネルFET / タイプIIヘテロ構造 / InGaAs MIS構造 / 分子線エピタキシー / 格子緩和成長 / 絶縁体-半導体界面 |
研究実績の概要 |
平面型素子構造においては、13nmという世界最高水準の短いチャネル長を持つInGaAs MOSFETを作製し、2.14mA/umという高電流が駆動できるその能力を確認した。 また、p-GaAsSb/i-InGaAs/n-InGaAs構造n形TFETについては、S/Dの濃度変化による特性の改善などをシミュレーションで確認するとともに、高速応答時に重要な短チャネル化をおこなった場合に最終的にはソースドレイン間直接トンネリングで支配されること、現在のチャネルでは20nm程度以下にはできないことを明らかにした。 n形TFETについては試作をおこなっているが、チャネル厚の厚い構造での動作だけしか確認されず、いまだいままでのデータを凌駕するデバイス特性が得られていない。 分子線エピタキシーによるGaAs(001)基板上の格子緩和成長で得られたInAs層における電子散乱機構と電流低周波ノイズ発生機構を明らかにし、膜厚揺らぎが運動量緩和時間とHoogeパラメータに大きな影響を与えていることを見出した。また、電子のクーロン散乱における特徴的な相互作用長が20 nm程度であることがわかった。 Al2O3とTiO2の混合物からなる高誘電率酸化物絶縁体の基礎物性を調べ、リーク電流の起源と低周波ノイズの起源に関係があることを明らかにするとともに、絶縁体-半導体界面における固定電荷の評価を行った。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
平面型素子・シミュレーションにおいてはそれなりの成果が出ているが、肝心のp-GaAsSb/i-InGaAs/n-InGaAs構造n形TFETの実験的成果が、学生の技量の関係から従前と同様のメサ幅の素子ができないこと、p-チャネル素子関連では、分子線エピタキシー装置におけるクヌーセンセル周辺の付着物による不具合により、結晶成長の最適化に時間を要していることによる。
|
今後の研究の推進方策 |
素子作製については、20nm厚のfinFET作製の実績をもつ学生をn形TFET研究へ配置換えするとともに、メサ作製のみに特化した予備実験を多くおこなうことで、学生の習熟度をあげて、従前と同様のメサ幅が得られれば、絶縁膜形成/層構造は改善されていることから優れた特性が確認できると考えている。 結晶成長については、GaAs(001)基板上格子緩和成長で得られたバッファ層上のSb系材料成長の最適化を進めるとともに、p型ドーピング条件を確立する。これによって得られるn-i-p接合の電気特性を検証する。また、絶縁体-半導体界面の評価手法を高度化し、界面状態と低周波ノイズの関係を解明する。
|