研究課題
平成28年度は最終年度ということもあり，これまで本研究を通して得られた知見に基づき，細粒度積層から粗粒度積層まで異なる積層粒度におけるTSVを用いた垂直積層の有用性を検討すると共に，5.5次元システムにおけるメモリサブシステムの電力効率化に取り組んだ．具体的には，申請書に示した以下2つの研究項目・3次元積層技術の潜在能力を引き出す事が可能な設計方法・性能・電力を考慮した5.5次元グリーンマイクロアーキテクチャ設計の明確化に取り組んだ．細粒度積層技術を用いた演算回路設計においては，TSVを用いた3次元積層型浮動小数点積和演算回路設計手法を提案し，回路分割規模の大小により演算回路の電力，遅延時間の抑制可能な事を示し，その有効性を明らかにしている．また，アーキテクチャ・マイクロアーキテクチャレベルの粗粒度設計においては，5.5次元実装された計算システムにおけるメモリサブシステムの電力効率改善手法を提案している．提案手法では，アプリケーションのメモリアクセス特性に応じてラストレベルキャッシュをバイパスする事で，シミュレーションによりその有効性を明らかにしている．これらの他にも，3次元積層型メモリの省電力アドレスマッピング手法，新規デバイスを用いたキャッシュ管理機構等，5.5次元積層型マイクロアーキテクチャの高エネルギ効率化に向けた要素技術に関する研究に取り組んだ．これらの一連の成果は，国際会議，論文誌等において，学術論文として成果発表を行った．
28年度が最終年度であるため、記入しない。
すべて 2017 2016
すべて 雑誌論文 (4件) (うち査読あり 4件、 謝辞記載あり 2件) 学会発表 (2件) (うち国際学会 1件)
Proceedings of IEEE Symposium on Low-Power and High-Speed Chips (COOLChips20)
巻: 1 ページ: 1-3
巻: 1 ページ: 1-2
ACM SIGARCH Computer Architecture News
巻: Vol.44, no. 4 ページ: 62-67
10.1145/3039902.3039914
Proceedings of IEEE International Conference on 3D System Integration (3DIC2016)
巻: 1 ページ: 1-6
