| 研究課題/領域番号 |
26280012
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
坂井 修一 東京大学, 情報理工学(系)研究科, 教授 (50291290)
|
|---|
| 研究分担者 |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 教授 (90283639)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| キーワード | レジリエンス / 信頼性 / 安全性 / タイムボロー / 再構成 / 異常予知 / アーキテクチャ / 可用性 |
|---|
| 研究実績の概要 |
タイムボローに関する要素技術として、(1) ダイナミック・ロジックへのタイミング・フォールト検出手法の適用、(2)動的タイム・ボローイングを可能にするクロッキング方式のための二相ラッチ生成アルゴリズムの考案を行った。前者は、ダイナミック・ロジックの評価結果に応じて，プリチャージの有無を制御することによってタイミングフォールト検出を可能にする手法である。提案手法を適用したレジスタ・ファイルをトランジスタ・レベルで設計し，SPICE シミュレーション上でタイミング・フォールトを検出できることを確認した。後者は、従来の回路に対してこのタイムボローを入れたクロッキング方式を適用するさいの二相ラッチ化のアルゴリズムについて提案し，実際に適用した場合の有効性をシミュレーションによって示した。さらに、静的遅延解析を用いることで正確な遅延を求め、実際の回路への適用を検討した。
細粒度部分再構成に関しては、耐故障FPGAアーキテクチャにおける多重化の比較と評価を行った。本研究では、従来使用されている冗長化技術であるTMR(Triple Modular Redundancy) では，複数の論理ノードでエラーが発生するMNT(Multi Node Transient) に脆弱であったため，多重度を動的に変更させることで解決を図った。学術用の配置配線シミュレータであるVTR(Verilog To Routing) を用いて、多重度の変化による論理ブロック数、最大トラック数、そしてクリティカルパスの遅延の変化を評価し、有効性を検証した。
ストリーム指向の防御については、実用化のための検討を、企業を交えて行った。
実時間的な異常検知については、フォレンジック的な手法が有効か否かの検討を行っている。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
タイムボロー技術については、ダイナミック回路への適用、ラッチ挿入アルゴリズムの開発など、期待した以上の大きな進展を見ており、学会研究会・全国大会などでの発表も順調である。細粒度部分再構成に関しても同様であり、多重度を動的に変更させる手法の提案、評価を行い、有効性を検証する段階まで進んでおり、学会研究会・全国大会などでの発表も順調である。
ストリーム指向の防御については、SWIFTの提案にもとづく応用を検討しており、実際のシステムへの組み込みを検討する段階である。アルゴリズムの開発中であり、目立った発表はできなかったが、おおむね順調と言える。
実時間的な異常検知については、フォレンジック的な手法が有効か否かの検討を行っており、詳細化を進めている段階である。
|
| 今後の研究の推進方策 |
タイムボロー技術について、現実的な時間で収束し、最適解に近いラッチ挿入アルゴリズムを開発する。さらに、これを、汎用プログラム化していく。
細粒度部分再構成についても評価・改良を進め、ノンストップ実行を行うための枠組みを作っていく。
ストリーム指向の防御については、アルゴリズム解析・適用実験を進め、有効性を検証する。
実時間的な異常検知については、詳細化して有効性の初期的検証を行う。
統合技術について、システムアーキテクチャの見地からの検討を始め、ハードウェアオーバヘッドや電力などの評価を行う。
|
| 次年度使用額が生じた理由 |
当面の基礎的設計を、手元のPCなどで行うことができ、設計支援サーバ等大型備品を購入しなくても研究を進めることができたため。
|
| 次年度使用額の使用計画 |
提案方式の詳細設計を行うためのサーバ拡張を行い、さらに有効性検証のためのシミュレーションサーバを購入することで、研究の高度化と精密化を進める。
|
