• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実績報告書

環境発電技術を用いた社会に溶け込むコンピューティング基盤の研究

研究課題

研究課題/領域番号 26280013
研究機関京都大学

研究代表者

石原 亨  京都大学, 情報学研究科, 准教授 (30323471)

研究分担者 土谷 亮  京都大学, 情報学研究科, 助教 (20432411)
小野寺 秀俊  京都大学, 情報学研究科, 教授 (80160927)
研究期間 (年度) 2014-04-01 – 2017-03-31
キーワード計算機システム / システムオンチップ / 省エネルギー / スマートセンサ情報システム
研究実績の概要

プロセッサチップの設計に必要な要素回路を、より進んだプロセステクノロジ(28nm SOIテクノロジ)を用いて再設計し、シミュレーションにより特性評価を行った。これらの評価結果に基づき、平成27年度以降に開発予定の超低消費電力プロセッサチップとその部分機能を評価する環境を構築した。具体的には、しきい値電圧近傍の電源電圧で動作する回路の遅延性能と消費エネルギーを解析的に評価するモデルを構築した。構築した評価環境と解析モデルを用いて開発予定のプロセッサの各種部分機能のエネルギー効率や性能を評価した。具体的には、プロセッサのキャッシュメモリやスクラッチパッドメモリの要素となるメモリ回路の設計および評価を行った。評価結果に基づいて開発予定の機能や要素回路の改善を行った。プロセッサのニアスレッショルド電圧(しきい値電圧の少し上の電圧)向け設計最適化によりプロセッサの平均消費電力を、最適化していないプロセッサより30%低減することを目指す。また、プロセッサの要素回路となるスタンダードセルをニアスレッショルド電圧動作向けに最適化した。具体的にはスタンダードセルとして最も消費電力の大きいフリップフロップとPLLの設計最適化を行った。さらに、基板バイアスを制御して消費電力を削減する技術を開発し、65nm プロセスで設計した実チップによりその有効性を確認した。また、28nm SOIテクノロジで設計した回路の電源電圧と基板バイアス電圧が性能と消費エネルギーに与える影響を解析した。ゲートレベルシミュレーションと回路シミュレーションにより上記設計最適化の効果を確認した。環境発電システムに関しては、利用可能と考えられる様々な環境発電デバイスを調査した。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

当初の計画に従って、プロセッサ設計に必要な要素回路を、28nm SOIテクノロジを用いて設計し、回路シミュレーションにより特性評価を行った。これらの評価結果に基づき、回路の遅延性能と消費エネルギーを解析的に評価するモデルを構築した。構築した評価モデルを用いてプロセッサの要素回路のエネルギー効率や性能を評価した。上記の解析的評価モデルとそれを用いた評価結果に関する成果は、論文誌1件(2015年7月掲載確定)と国際会議2件、国内会議1件で発表した。上記の国際会議2件のうち1件(ASP-DAC2015)の発表でExcellent Student Author Award for ASP-DAC 2015を受賞した。また、当初の計画に従ってプロセッサの要素回路となるスタンダードセルをニアスレッショルド電圧動作向けに最適化した。具体的にはスタンダードセルとして最も消費電力の大きいフリップフロップとPLLの設計最適化を行った。フリップフロップ回路とPLL回路の最適設計の成果は国際会議3件、国内会議3件で発表した。さらに、基板バイアスを制御して消費電力を削減する技術を開発し、65nm プロセスで設計した実チップによりその有効性を確認した。研究成果は国際会議で発表した。また、28nm SOIテクノロジで設計した回路の電源電圧と基板バイアス電圧が性能と消費エネルギーに与える影響を解析した。研究成果は国内会議で発表した。環境発電システムに関しては、利用可能と考えられる様々な環境発電デバイスを調査した。上述の通り研究は当初計画に従って概ね順調に進展している。

今後の研究の推進方策

平成26年度に構築した各種低消費電力化技術を東芝社製の組込みプロセッサに適用しその効果を評価する。この評価実験のためにプロセッサコアライセンスを購入する。申請者は過去に多数のプロセッサチップを試作しており、その設計資産とノウハウを最大限に活用する。東京大学大規模集積システム設計教育研究センターのチップ試作サービスを利用して、前年度までに考案した技術を集積したプロセッサチップを試作する。65nm SOIプロセスまたは28nm SOIプロセステクノロジを利用する。当研究室では平成25年度より当該プロセステクノロジを利用した基本素子の開発を開始しておりその資産を最大限活用する。
環境発電システムに関しては、平成26年度に構築する予定のモデルに基づく数値シミュレーション環境を構築し、数値シミュレーションによりエネルギー変換および伝送効率を評価する。評価結果に基づいて開発予定の機能や要素技術およびそれらを統合する環境発電システムの改善を行う。過去に試作した環境発電ボードを発展させ、太陽光からだけでなく風力や振動あるいは圧力や熱などから効率良く電力を創りだす環境発電システムのアーキテクチャを検討する。複数のキャパシタバンクを用いて、環境から取り入れた電力をバッテリや各種機器へ適切にスケジューリングする技術を開発する。これにより蓄電効率と電圧変換効率を最大化することを狙う。
環境発電システムは、典型的には発電された電力の30~40%が蓄電および電圧変換の過程で浪費される。複数の発電素子とキャパシタバンクを搭載し、それらの接続を状況に応じて適切に変更することにより、キャパシタやバッテリへの蓄電や電圧変換に伴う電力損失を半減させることを狙う。これにより発電した電力の損失を(上記の30~40%から)約15%まで抑制することを目標とする。

次年度使用額が生じた理由

プロセッサ設計およびシミュレーション用に購入予定であった計算機を既設の計算機サーバにより代用した。

次年度使用額の使用計画

次年度の早い段階でプロセッサ設計およびシミュレーション用に計算機を購入予定であり、その他の経費の執行計画に影響はない。

  • 研究成果

    (12件)

すべて 2015 2014

すべて 雑誌論文 (1件) (うち査読あり 1件、 謝辞記載あり 1件) 学会発表 (11件) (うち招待講演 1件)

  • [雑誌論文] Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization2015

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: Vol. E98-A ページ: 印刷中

    • 査読あり / 謝辞記載あり
  • [学会発表] Energy Reduction by Built-in Body Biasing with Single Supply Voltage Operation2015

    • 著者名/発表者名
      Norihiro Kamae, Akira Tsuchiya, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      International Symposium on Quality Electronic Design
    • 発表場所
      San Jose, California, USA
    • 年月日
      2015-03-03 – 2015-03-04
  • [学会発表] ニアスレッショルド回路設計のための基本定理2015

    • 著者名/発表者名
      塩見準,石原亨,小野寺秀俊
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      沖縄県青年会館、沖縄県那覇市
    • 年月日
      2015-03-02 – 2015-03-04
  • [学会発表] 電源電圧としきい値電圧の同時最適化が集積回路の消費エネルギーに与える影響の解析2015

    • 著者名/発表者名
      竹下俊宏、西澤真一、Islam AKM Mahfuzul、石原 亨、小野寺秀俊
    • 学会等名
      電子情報通信学会VLSI設計技術研究会
    • 発表場所
      慶應義塾大学日吉キャンパス来往舎、神奈川県横浜市
    • 年月日
      2015-01-29 – 2015-01-29
  • [学会発表] Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design2015

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      20th Asia and South Pacific Design Automation Conference
    • 発表場所
      幕張メッセ、千葉県千葉市
    • 年月日
      2015-01-19 – 2015-01-22
  • [学会発表] A Lognormal Timing Model and Design Guidelines for Near-Threshold Circuits2014

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      International Workshop on Variability Modeling and Charactorization
    • 発表場所
      San Jose, California, USA
    • 年月日
      2014-11-06 – 2014-11-06
  • [学会発表] Design Methodology of Process Variation Tolerant D-Flip-Flops for Low Voltage Circuit Operation2014

    • 著者名/発表者名
      Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      IEEE International System-On-Chip Conference
    • 発表場所
      Las Vegas, Nevada, USA
    • 年月日
      2014-09-02 – 2014-09-05
  • [学会発表] Variation-Aware Flip-Flop Energy Optimization for Ultra Low Voltage Operation2014

    • 著者名/発表者名
      Tatsuya Kamakari, Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      IEEE International System-On-Chip Conference
    • 発表場所
      Las Vegas, Nevada, USA
    • 年月日
      2014-09-02 – 2014-09-05
  • [学会発表] PLLの物理レイアウト自動生成を目指した設計手法2014

    • 著者名/発表者名
      釡江 典裕, 土谷 亮, 石原 亨, 小野寺 秀俊
    • 学会等名
      情報処理学会DAシンポジウム2014
    • 発表場所
      ホテル下呂温泉水明館、岐阜県下呂市
    • 年月日
      2014-08-28 – 2014-08-29
  • [学会発表] 製造ばらつきを考慮した極低電圧動作向けフリップフロップの設計手法2014

    • 著者名/発表者名
      鎌苅竜也,西澤真一,石原亨,小野寺秀俊
    • 学会等名
      情報処理学会DAシンポジウム2014
    • 発表場所
      ホテル下呂温泉水明館、岐阜県下呂市
    • 年月日
      2014-08-28 – 2014-08-29
  • [学会発表] 電源電圧に応じてトランジスタサイズを最適化可能なセルライブラリの生成システム2014

    • 著者名/発表者名
      西澤真一, 石原 亨, 小野寺秀俊
    • 学会等名
      情報処理学会DAシンポジウム2014
    • 発表場所
      ホテル下呂温泉水明館、岐阜県下呂市
    • 年月日
      2014-08-28 – 2014-08-29
  • [学会発表] Near-Threshold Computing on Heterogeneous Multicore Architectures2014

    • 著者名/発表者名
      Tohru Ishihara
    • 学会等名
      14th International Forum on Embedded MPSoC and Multicore
    • 発表場所
      Margaux, France
    • 年月日
      2014-07-07 – 2014-07-11
    • 招待講演

URL: 

公開日: 2016-06-01  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi