研究課題/領域番号 |
26280015
|
研究機関 | 広島大学 |
研究代表者 |
小出 哲士 広島大学, ナノデバイス・バイオ融合科学研究所, 准教授 (30243596)
|
研究分担者 |
吉田 成人 広島大学, 大学病院, 病院助教 (00335689)
玉木 徹 広島大学, 工学(系)研究科(研究院), 准教授 (10333494)
|
研究期間 (年度) |
2014-04-01 – 2017-03-31
|
キーワード | 計算機システム / 画像認識 / 医療応用のための画像診断システム / ハード・ソフト協調設計 / 集積回路 / FPGA / CAD / 大腸内視鏡画像 |
研究実績の概要 |
本研究では、以下の5つの研究項目について平成26年度から3年間で実施する。各項目はそれぞれ密接に関係しているため、同時並行的に行うことを計画している。研究項目:(A)静止画像に対する基本認識処理アーキテクチャの設計とハードウェア実装、(B)高解像度HV画像の全画面スキャン方法の決定と最適化、(C)階層的な領域抽出アルゴリズムの開発とハードウェアアーキテクチャの設計、(D)診察時の動画像に対してロバストな認識アルゴリズムへの拡張とアーキテクチャ設計、(E)プロトタイプシステム構築と大腸・胃拡大内視鏡動画像への適用。 平成26年度では、特に(A)静止画像に対する基本認識処理アーキテクチャの設計とハードウェア実装について研究を推進した。開発するアーキテクチャは、大きく4つの処理から構成される。①特徴量抽出処理(D-SIFT)、②識別特徴ベクトル(Visual Word)変換処理、③3タイプ(Type A:非腫瘍性病変、Type B:腺腫、Type C3:浸潤癌の識別確率)識別器による病理判定処理(SVM)、④病理識別確率計算処理。 このうち、特に計算コストが大きな①特徴量抽出処理(D-SIFT)と③病理判定処理(SVM)については、まず、ハードウェアアルゴリズムを開発し、基本アーキテクチャを設計して、FPGAへの実装を行った。そして残りの2つの処理のうち、②識別特徴ベクトル変換処理のハードウェアアルゴリズムを開発し、アーキテクチャ設計を行い、FPGA実装を行った。また、(C)階層的な領域抽出アルゴリズムの開発とハードウェアアーキテクチャの設計を実施した。 以上に対して、シミュレーションにより精度保証を医師の診断結果と比較して確認し、そのアーキテクチャ設計を行うが、処理速度と識別精度を検証するために、医師の診断結果と比較を行った。識別精度は、使用する学習データにも依存するため、初年度においては検証と学習の両方に使用できる様々な内視鏡画像を医師により集積した。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
初年度に計画した研究内容に関して、新しいハードウェアアルゴリムの開発、シミュレーションによる評価、アーキテクチャ設計、並びにハードウェア設計(FPGA実装)がほぼ予定通りに進んだ。また、ハードウェア向けのアルゴリズムによるシミュレーション結果から、従来のソフトウェアの結果と同等以上の診断支援精度を得ることができ、医師による評価の結果、十分な精度を保証することができた。また、今後のシステムの改良に必要な内視鏡画像データの集積も行うことができた。
|
今後の研究の推進方策 |
平成27年度では、(B)高解像度HV画像の全画面スキャン方法の決定と最適化を行い、プロトタイプシステムの最適化を行う。まず、(B-1)スキャンするSWの大きさとステップ間隔の最適化を実施する。具体的には、1画面の処理時間は、スキャンするSWの大きさとスキャンするステップ間隔により変化する。実際の患部は四角形ではないため、小さいSWサイズの方が患部の領域を分割しやすくなるが、1つのSWから得られる特徴量が少なくなるため識別精度が劣化する可能性も予想される。そこで、処理速度と識別精度の2つのトレードオフを考慮して、最適なSWのサイズとステップ間隔をシミュレーションにより決定する。次に(B-2)最適パラメータを用いたハードウェア実装:最適化したSWを用いたスキャン方式のアーキテクチャ設計を行い、FPGA上に実装する。特にレイテンシ(入力されてから結果が表示されるまでの時間)の短縮を図る。また、(C)階層的な領域抽出アルゴリズムの開発とハードウェアアーキテクチャの設計についても更に研究を推進する。まず、(C-1)初年度に開発した病理組織を自動抽出するアルゴリズムの改良を行う。更にSWサイズが異なる階層的SW探索手法をハードウェア化する。具体的には、各SWに対して処理を行い、各SWの病理識別確率(A:非腫瘍性病変、B:腺腫、C3:浸潤癌の識別確率)を計算し、計算結果に応じてSWを細分化し、サイズの小さなレベル2,3のSWを生成して判定する方法を開発する。そして、(C-2)階層的な領域抽出アルゴリズムを開発する。このアルゴリズムのハードウェア化には下記の項目が重要となる。既に開発している①特徴量抽出ブロックでは、SWサイズが変化しても、特徴量計算を同じハードウェアで同時に計算できるため、可変のSWサイズに対応できる。
|
次年度使用額が生じた理由 |
平成26年度に購入予定であった「FPGAプロトタイプ開発ボード」2セットは、Altera社製のFPGAチップを使用して、製造されている評価ボードである。この評価ボードに搭載されるFPGAチップを製造・開発しているAltera社(米国本社)が、新しいFPGAチップのラインナップのStratix10を最先端デバイスとして発表し、量産をはじめる体制を発表したことにより、FPGAプロトタイプボード製造会社GiDELが現在、このFPGAチップを使用した評価ボードの製造を見合わせ、ならびに、新しいデバイスStratix10を使用した評価ボードの開発を計画していることもあり、当初予定していたFPGAボードを入手するのに、最低でも6ヶ月以上も納期がかかることがわかった。
|
次年度使用額の使用計画 |
平成26年度に使用予定であった「FPGAプロトタイプ開発ボード」と「FPGAプロトタイプシステム組み込みコンピュータ」の購入を次年度に変更し、現在は、現有のGiDEL社製のFPGAプロトタイプ開発ボードと上記で入手したAltera社製のFPGAプロトタイプ評価ボードを用いて、ハードウェア設計、シミュレーション、並びに、システムの評価を行っている。
|