| 研究課題/領域番号 |
26280017
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
馬場 孝明 早稲田大学, 理工学術院, 教授 (30367172)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| キーワード | 計算機システム / 粒子群最適化 / 群知能 |
|---|
| 研究実績の概要 |
高速 PSO アーキテクチャ開発フェーズとして、1 年目は研究計画の研究項目（1）粒子情報更新モジュールの高速化及び汎用化と研究項目（2）高性能パイプライン式目的関数処理エンジンの開発を実行した。その際に、PSO アーキテクチャ全体の処理速度を6 倍向上させることを目標とした。
（1）粒子情報更新モジュールの高速化及び汎用化：従来の固定型粒子情報更新モジュールでは、単一のPSO アルゴリズムで構成され、十分な収束速度を達成できていない。加えて、種々のシステムに対し、より優れた最適解を希求するためには、多様な探索トポロジーが必要となる。この問題を解決するため、10 種類のPSO アルゴリズムを一元化し、粒子群の収束状況に応じて同時に動作させ、アルゴリズムを適切に切替えるアダプティブ多粒子群最適化（AMSPSO）を開発した。適切なPSOの選択による最適な収束過程の実現により、どのような状況でも最適な探索を達成でき、収束速度としても従来と比較して2倍から3倍までに向上できた。
（2）高性能パイプライン式目的関数処理エンジンの開発：目的関数は三角、対数、指数関数などを含んだ複雑なシステムへの応用が想定されるため、プログラマブルCORDICを新規に導入した。ただし、従来型CORDICハードウェアは、三角、対数、指数関数などの数学関数を精密に計算するので、16クロックサイクルの計算時間が不可欠となる。これは全体のアーキテクチャにおいて性能面で最も大きな影響を与える。この問題を解決する手段として、従来のCORDICアルゴリズムを改良し、高速CORDICアルゴリズムを提案することで、従来のCORDICアルゴリズムと比較して、計算精度を保持しつつ計算時間を約66.7％短縮できた。
以上の研究成果によって、PSO アーキテクチャ全体の処理速度を6倍から9倍までに向上することを見込んでいる。一年目の目標として予測以上の性能を達成した。さらに、来年度の研究項目もすでに進めている。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
新たな提案手法の有効性について実証検証を行い、得られた研究成果は国際学会5件と国内学会3件に発表し、学術誌2件についても来年度に掲載されることが決定している。さらに、計画目標以上の研究成果を達成したことから、順調に進展していると言える。
|
| 今後の研究の推進方策 |
2 年目は研究計画全体内の研究項目（3）～（4）を実施する。研究項目（3）では研究項目（1）～（2）で開発した各モジュールを最大パフォーマンスで稼働させるため、非同期制御ユニットを導入し、高速PSO アーキテクチャを完成させる。非同期制御ユニットの開発にあたり、これまでの同期式回路の設計資産を活かしつつ非同期式回路の利点を享受できるGALS(Globally Asynchronous Locally Synchronous)とGSLA(Globally Synchronous Locally Asynchronous)の 2 種類の方式について検討する。その後、研究項目（4）として、65nm プロセスのLSI チップ試作を円滑に推進する為に、ほぼ同じ処理速度の最先端FPGA上に完成した高速PSO アーキテクチャを実装し、その性能評価を行う。
|
| 次年度使用額が生じた理由 |
次年度使用額が生じた理由は、65nmプロセスのLSIチップと同等の処理速度を有する最先端FPGA開発ボードの納期が次年度となり、その結果、FPGA実装に関わる人件費も来年度になるためである。
|
| 次年度使用額の使用計画 |
次年度以降の研究遂行に必要とされるFPGA開発ボードを購入する費用と研究体制を拡張するための人件費、並びに、研究成果を国内外で発表する旅費として使用する予定である。
|
