| 研究課題/領域番号 |
26280017
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
馬場 孝明 早稲田大学, 理工学術院, 教授 (30367172)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| キーワード | 計算機システム / 粒子群最適化 / 群知能 |
|---|
| 研究実績の概要 |
高速PSOアーキテクチャの実装フェーズとして、2年目は研究計画における研究項目(３) 非同期制御ユニットの開発と(４) 高速PSOアーキテクチャのFPGAボードへの実装と評価を実施した。その際に、PSO アーキテクチャ全体の処理速度を前年度と比較して更に1.5 倍向上させることを目標とした。
研究項目(３)として、前年度で開発した各モジュールを最大パフォーマンスで稼働させるために、非同期制御ユニットを導入し、高速PSOアーキテクチャを完成させた。非同期制御ユニットの開発にあたり、これまでの同期式回路の設計方式を活かしつつ非同期式回路の利点が享受できるGALS(Globally Asynchronous Locally Synchronous)とGSLA(Globally Synchronous Locally Asynchronous)の2種類の方式について検討した。
汎用性と高速性を両立するため、非同期制御ユニットの構成にはGALSを採用した。非同期方式の導入により処理速度を1.5倍向上できると推測し、今年度の目標値に定めた。
研究項目(４)として、65nmプロセスのLSIチップと同等の処理速度である最先端FPGA(14nmプロセス)上に高速PSOアーキテクチャを実装する予定であった。しかし、最先端FPGAボードは未だ販売されていないため、90nmプロセスのFPGAボード上に実装を行った。その結果、PSOアーキテクチャの処理速度を3倍向上することができ、予測以上の処理速度向上を達成できた。しかし、トレードオフとして、GALSにはハンドシェイク回路が必要不可欠となり、前年度開発したハードウェアと比較してチップコストが約23％増加した。
以上の研究成果によって、二年目の目標は、予測以上の3倍向上により、達成できた。また、前年度の成果を合わせる事で、PSO アーキテクチャ全体の処理速度を10倍以上向上できたと見なせる。さらに、来年度の研究項目もすでに進めている。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
高速PSOハードウェアの有効性について検証を行い、得られた研究成果は国際学会6件と国内学会3件に発表し、学術誌2件にも掲載された。また、目標以上の研究成果を達成したことから、当初の計画以上に進展していると言える。
|
| 今後の研究の推進方策 |
3年目は研究計画における研究項目(５)～(６)を実施する。
研究項目(５)では、再構成支援プロセッサを用いたPSO専用LSI自動設計技術を確立する。この実現により、タイムスペック、数式などの要求をPSO専用LSI自動設計ツールに入力することで、再構成支援プロセッサからPSOアーキテクチャを自動合成する。学外自動車企業並びに台湾国立成功大学 楊宏澤教授の協力を適宜仰ぎ、次世代電力システムに応用することでその性能評価を行う。
研究項目(６)では、再構成テーブルを作成し、導入する。再構成テーブルにはあらかじめ各システムに合わせたアーキテクチャ構成が用意されているため、システムへの実装前に再構成支援プロセッサで切り替え、種々のシステムに柔軟に対応することが可能となる。
|
| 次年度使用額が生じた理由 |
今年度使用額が生じた理由は、国内外での論文発表における交通費等を計上した旅費に比べ、実際に支出した旅費が少なかったためである。主に、国際線航空便の料金の変動により、3万7千円の使用額が生じた。
|
| 次年度使用額の使用計画 |
3万7千円は、次年度以降の研究を遂行する際に必要とされる消耗品費用として使用する予定である。
|
