| 研究課題/領域番号 |
26330057
|
|---|
| 研究機関 | 弘前大学 |
|---|
研究代表者 |
黒川 敦 弘前大学, 理工学研究科, 教授 (80610592)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| キーワード | 三次元集積回路 / 貫通シリコンビア / 容量抽出 |
|---|
| 研究実績の概要 |
本研究では、シリコン貫通ビア（TSV）を用いた三次元集積回路において、品質や性能で優位性が発揮できる物理配線設計の基盤技術を確立することを目的とする。その実現に向けて、1)TSVに関わる全ての配線の抵抗・インダクタンス・容量（RLC）、2)積層チップを通した信号伝搬、3)クロックスキューを抑制するクロック分配方法、4)安定な電源・グラウンド分配方法、5)熱分布と大規模集積回路に効率的な配線寄生抽出方法について探究し、それらに必要な技術を開発する。
平成26年度は、初めに、TSVを用いた三次元集積回路における垂直方向の信号伝搬を解析するための構造モデルと電気的等価回路を提案し、その等価回路に必要なRLGCを算出するための式を開発した。次に、20nmテクノロジ世代以降で使用されるバルクタイプFinFETに対応するために、標準セル内埋め込み型の場合（細粒度基板コンタクト）と基板コンタクト専用のタップセルを用いる場合（粗粒度基板コンタクト）の物理レイアウトをモデル化し、それぞれに対して基板コンタクトを考慮した容量式を開発した。さらに、物理的パラメータの変化に対して、代表的な構造をベースに遅延時間、遅延感度、遅延分散（ばらつき）を求める式を開発した。開発した容量式は電磁界解析を使わず（膨大な時間を掛けず）に容量を求めることができ、遅延式は三次元集積回路の設計に有効活用できる。また、基板コンタクトがある場合はTSV間のクロストークの問題はほとんど生じないこと、そして垂直方向の信号伝搬は基板内だけでなく、オンチップの配線やレシーバの容量が遅延に影響を及ぼすことを明らかにした。加えて、インダクタンス行列の逆行列からTSV間容量を算出する方法を調査し、多数のTSVが用いられると逆行列計算に膨大な時間を要するが、規則配置では4×4のTSV（16本）配置から逆行列を求めるだで十分な精度が得られることを見出した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
研究計画では、平成26年度は積層チップの配線RLCの解析と信号伝搬の解析であったが、それらを実施しただけでなく、設計に利用可能な容量式や遅延式も開発した。さらに、次年度以降の研究計画であるクロックスキューを削減するクロック分配、電源・グラウンド分配、熱解析、大規模寄生抽出の調査にも着手しており、順調に進展している。
|
| 今後の研究の推進方策 |
平成27年度以降は、クロックスキューを削減するクロック分配方法、熱解析と熱低減方法、安定な電源・グラウンド分配方法、及び効率的な大規模寄生抽出方法を探究し、三次元集積回路の設計に有効な技術を開発する計画である。
|
