| 研究課題/領域番号 |
26330058
|
|---|
| 研究機関 | 山形大学 |
|---|
研究代表者 |
多田 十兵衛 山形大学, 理工学研究科, 助教 (30361273)
|
|---|
| 研究分担者 |
江川 隆輔 東北大学, 学内共同利用施設等, 准教授 (80374990)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| キーワード | 三次元積層型プロセッサ / 三次元積層技術 / VLSI設計 / 計算機アーキテクチャ |
|---|
| 研究実績の概要 |
本研究の目的は、三次元積層型プロセッサにおいて、構成要素の細粒度分割を行う事により、高エネルギー効率のプロセッサを実現することにある。
平成26年度の研究では、プロセッサ構成要素の細粒度分割手法の検討、および分割後の構成要素の三次元空間上での配置の最適化を試みる設計空間探索を行った。
プロセッサの構成要素について、回路規模を変化させた場合の細粒度分割手法の影響を調査することを目的とし、三次元積層型乗算器のビット幅を変化させた場合の性能への影響について研究を行った。演算回路の規模および複雑さにより有効な分割手法が異なることが示され、今後の構成要素の細粒度分割の研究を進める上での指針となった。研究成果は国際会議IEEE 3DIC 2014で発表を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成26年度の研究により、プロセッサ構成要素の細粒度分割について、回路規模を変化させた場合の新たな知見が得られた。これに基づき、三次元積層型プロセッサの設計を行う予定である。
また、設計空間探索については、これまでの想定に沿った結果が得られており、研究はおおむね順調に進展していると言える。
|
| 今後の研究の推進方策 |
平成27年度は、高性能ワークステーションを用いて三次元積層型プロセッサの設計を行う。設計を行った三次元積層型プロセッサについて、各層ごとにVDECを通じたチップ試作を行い、その性能を評価する予定である。
また、研究成果を適宜、国際会議や論文誌等を通じて発表する予定である。
|
| 次年度使用額が生じた理由 |
物品費については、高性能ワークステーションの購入に充てるために予算を申請していたものであるが、平成26年度は購入を見送り、平成27年度に購入することとした。
これは、高い計算能力が必要となるのが平成27年度に予定しているチップ試作を行う際であること、また、コストあたりの性能面で最新のワークステーションを購入することが有利であることから、平成26年度は既存の設備を使用して研究を行うこととしたためである。
|
| 次年度使用額の使用計画 |
次年度使用額は、高性能ワークステーションの購入のために用いる予定である。購入したワークステーションを用いて、チップ試作のための三次元積層型プロセッサの設計を行う予定である。
|
