| 研究課題/領域番号 |
26330063
|
|---|
| 研究機関 | 豊橋技術科学大学 |
|---|
研究代表者 |
小林 良太郎 豊橋技術科学大学, 工学(系)研究科(研究院), 准教授 (40324454)
|
|---|
| 研究分担者 |
嶋田 創 名古屋大学, 情報基盤センター, 准教授 (60377851)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| キーワード | 低消費電力技術 / メニーコア / プロセッサ / クラスタ |
|---|
| 研究実績の概要 |
本研究においては、メニーコア向けのプロセッサコアの電力性能比を改善するため、1コア内にデータのビット幅が長く電力の高い64ビットクラスタと、データのビット幅が短く電力の低いnビットクラスタ(n＜64)を集積し、電力の低いnビットクラスタでより多くの命令を処理するクラスタ型コアを実現する。1つのクラスタは、命令ウインドウ、ALU、レジスタファイルなどで構成され、命令スケジュール、演算、データ保持などを行うことが可能である。
本年度においては、クラスタを複数備えたクラスタ型コアにおいて、各クラスタが独立に電源と周波数が可能となることを想定し、クラスタのビット幅に応じて回路の電源電圧を低下させる細粒度電力制御機構において、スラックタイムを利用してALUカスケーディングのスケジュールと実際のALUカスケーディングのフェーズを分けて高速化を実現する手法を検討し、ソフトウェアシミュレータによって、その有効性を検証した。
また、タスクの負荷状況に応じて、細粒度に周波数とメモリ階層の構成を制御することによって、クラスタ毎にキャッシュの電力を削減させる機構の検討を行い、ソフトウェアシミュレータによって効果を確認した。
実行命令の種類を早期に判定することによって、コアごとに用意する必要のある分岐予測機構の電力を削減する手法を検討し、ソフトウェアシミュレータによって、性能への影響を抑えつつBTBの省電力化を実現する手法の効果を確認した。
CAD toolを利用してクラスタのALUやキャッシュの消費電力を評価するための準備を進めた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
高電力クラスタと低電力クラスタを混載するメニーコアプロセッサ向け高電力性能比コアにおいて、ステアリング機構の動作を検証可能なソフトウェアシミュレーション環境を構築できた。
CAD toolを用いて、ビット幅を短くした場合の演算回路、および、データフォワーディング回路の論理合成を行うことができた。
異電力クラスタ混載コアに対応したスレッドスケジューリング手法について、シミュレーションによる詳細な動作確認が可能な環境が構築できた。
クラスタの概念を拡張し、分岐予測機構やキャッシュを含めた単位での電力削減が可能な仕組みを考案することができた。
|
| 今後の研究の推進方策 |
前年度のシミュレーション結果で得られた知見を利用して決定した仕様に基づき、単体コアのALU、レジスタファイル、データフォワーディング回路を含むLSI試作とメニーコア仕様の設計、および、クラスタ型コア向けスレッドスケジューリングの効率化の研究を行う。なお、一部の研究課題については前年度から継続する。
|
