|
本研究では、今後の高性能システムの高信頼度化を実現するための研究を進めた。これからのシステムでは、その温度上昇、経年劣化を避けるために低電圧での駆動が要求される。しかしながら、低電圧でのシステムの駆動は回路の動作による電流の増減が電源電圧に変動を与えてしまう。特に、マルチプロセッサ・システムでは、複数のプロセッサが並行に動作するため、大きな電流がシステムに流れ込み、電圧も大きく変動する。電圧の低下は、システム内部の信号の伝達遅延時間を大きくしてしまうため、システムが正常に動作しなくなる可能性があった。
本年度は、マルチプロセッサ・システムで消費される最大電流を制約として、その電流制約下でインストラクションの同時実行可能な組合せを決定するクロックゲーティング機構の改良を行った。対象とするシステムは、パイプライン動作を行う複数のプロセッサより構成されるホモジーニアスマルチプロセッサ・システムを想定した。インストラクション毎にシングルプロセッサで消費される電力を計算し、すべてのプロセッサに流れ込む電流を簡易的に計算する回路を搭載したシステムを提案した。本回路は、各プロセッサの各インストラクションの各実行ステージで消費される電流量を計算し、システムを安全に動作させる既定の電流以下となるように、実行するオペレーションを選択する。選択されなかったオペレーションは当該サイクルでの動作を停止され、次サイクル以下に実行されるようにダイナミックにスケジューリングされる。本方式は細粒度の消費電流計算を行い、ハードウェアで実行するため、タスクの割当て法に関わらず、正しい命令のスケジューリングが可能となる知見が得られた。また、遅延するオペレーションにより、システム全体の実行サイクル数が大きく変動するため、できるだけ全体のサイクル数が大きくならないように遅延するオペレーション決定する手法を提案した。
|
