• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実施状況報告書

高速に再構成可能なインデックス生成回路の設計に関する研究

研究課題

研究課題/領域番号 26330072
研究機関明治大学

研究代表者

笹尾 勤  明治大学, 理工学部, 教授 (20112013)

研究期間 (年度) 2014-04-01 – 2017-03-31
キーワード国際研究者交流、米国 / 線形関数 / 関数分解 / ルータ / CAM(連想メモリ) / インデックス生成関数 / パターンマッチング / 書き換え可能回路
研究実績の概要

連想メモリ(Content Addressable Memory:CAM)は、インターネットのルータ、パターンマッチング、コンピュータのキャッシュメモリ等で広く用いられている。CAMを用いると高速にパターンマッチングを実行可能であるが、CAMは高価であり消費電力も大きい。CAMの機能をモデル化したものがインデックス生成関数である。申請者は、インデックス生成関数を汎用メモリと僅かなハードウエアを用いて実現する方法(IGU)を開発した。IGUを用いると、従来実現が困難であった大規模なCAMを、安価な汎用メモリを用いて実現できる。しかし、IGUの内容を高速に変更する方法は、知られていなかった。本研究は、1個あるいは複数個のIGUを用いて大規模な連想メモリを高速に更新する方法を開発する。本年度の主要成果は以下の通りである。1.インデックス生成関数に関する解説論文が、海外の論文誌(Journal of Multiple-Valued Logic and Soft Computing.)に掲載された。2.TCAMの面積を削減する高速なアルゴリズムが論文誌(IEICE Transactions on Fundamentals of Electronics.)に掲載された。3.インデックス生成関数を表現するための変数削減法が論文誌(IEICE Transactions on Fundamentals of Electronics)に採択された。4.複数のIGUを用いてIPv6用のルータを実現する方法が論文誌(IEICE Trans. Inf. and Syst.)に採録された。5.Zero-Suppressed Decision Diagram に関する単行本が米国から出版された。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

IGUの高速書き換え方法に関しては、既に国内特許を出願済みであり、現在、海外特許の出願のための準備を行っている。このため、更新方法の学会発表は控えているが、着実に成果が得られている。また、企業と共同で実用製品を開発する予定である。今期は、単行本1冊、査読付き雑誌論文10編、査読付き国際会議6編を公表しており、情報発信は十分と考えている。

今後の研究の推進方策

IPv6用のルータの開発は、愛媛大学および企業と共同で行った。
今後は、ルータの他にキャッシュメモリ等の応用にも研究を広げる予定である。
研究手法としては、1)ランダムなデータに対して:回路のモデル化を行い、確率計算を行うことにより性能評価を行う。2)実用データに対して:高性能のワークステーションを用いたシミュレーションを行ない、実用性の検証を行う。を考えている。この評価で良い結果が得られれば、さらに大きな補助金を申請して、企業と共同で実用システムを開発する予定である。本研究に関して、国内・国外から招待講演の依頼が来ており、これらの広報活動により、共同研究者の増強や応用分野の拡張を狙う。海外から共同研究者を招聘し、理論的な研究を続ける予定である。IGUの設計法としてBDDやZDDを用いた方法の他にSATソルバーを用いた方法について開発を行う。

次年度使用額が生じた理由

本年度は、特許を申請したため、学会発表などを最小限に控えた。そのため、旅費に余剰が生じた。

次年度使用額の使用計画

来年度は、特許申請済みの箇所に関して、学会発表を行うので、余分の旅費が必要である。

  • 研究成果

    (19件)

すべて 2015 2014 その他

すべて 雑誌論文 (10件) (うち査読あり 10件、 謝辞記載あり 10件) 学会発表 (6件) 図書 (1件) 備考 (1件) 産業財産権 (1件)

  • [雑誌論文] High-speed hardware partition generation2015

    • 著者名/発表者名
      J. T. Butler and T. Sasao
    • 雑誌名

      ACM Transactions on Reconfigurable Technology and Systems

      巻: 7 ページ: 1-17

    • DOI

      11.1145/2629472

    • 査読あり / 謝辞記載あり
  • [雑誌論文] A Memory-based IPv6 lookup architecture using parallel index generation units2015

    • 著者名/発表者名
      H. Nakahara,T. Sasao, M. Matsuura, H. Iwamoto, and Y. Terao,
    • 雑誌名

      IEICE Trans. Inf. and Syst

      巻: E98-D ページ: 262-271

    • 査読あり / 謝辞記載あり
  • [雑誌論文] EVMDD-Based analysis and diagnosis methods of multi-state systems with multi-state components2014

    • 著者名/発表者名
      S. Nagayama, T. Sasao and J. T. Butler,
    • 雑誌名

      Journal of Multiple-Valued Logic and Soft Computing

      巻: 22 ページ: 59-78

    • 査読あり / 謝辞記載あり
  • [雑誌論文] Index generation functions: Tutorial2014

    • 著者名/発表者名
      T. Sasao
    • 雑誌名

      Journal of Multiple-Valued Logic and Soft Computing

      巻: 23 ページ: 235-263

    • 査読あり / 謝辞記載あり
  • [雑誌論文] Piecewise arithmetic expressions of numeric functions and their application to design of numeric function generators2014

    • 著者名/発表者名
      S. Nagayama, T. Sasao, and J. T. Butler
    • 雑誌名

      Journal of Multiple-Valued Logic and Soft Computing

      巻: 23 ページ: 293-313

    • 査読あり / 謝辞記載あり
  • [雑誌論文] A heterogeneous multi-valued decision diagram machine for encoded characteristic function for non-zero outputs2014

    • 著者名/発表者名
      H. Nakahara, T. Sasao, M. Matsuura
    • 雑誌名

      Journal of Multiple-Valued Logic and Soft Computing

      巻: 23 ページ: 365-377

    • 査読あり / 謝辞記載あり
  • [雑誌論文] A packet classifier based on prefeching EVMDD(k) machines2014

    • 著者名/発表者名
      H. Nakahara, T. Sasao and M. Matsuura,
    • 雑誌名

      IEICE Transactions on Information and Systems

      巻: E97-D ページ: 2243-2252

    • 査読あり / 謝辞記載あり
  • [雑誌論文] On optimizations of edge-valued MDDs for fast analysis of multi-state systems2014

    • 著者名/発表者名
      S. Nagayama, T. Sasao, J. T. Butler, M. A. Thornton, and T. W. Manikas
    • 雑誌名

      IEICE Transactions on Information and Systems

      巻: E97-D ページ: 2234-2242

    • 査読あり / 謝辞記載あり
  • [雑誌論文] Head-tail expressions for interval functions2014

    • 著者名/発表者名
      I. Syafalni and T. Sasao,
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communication and Computer Sciences,

      巻: E97-A ページ: 2043-2054

    • 査読あり / 謝辞記載あり
  • [雑誌論文] A Method to find linear decompositions for incompletely specified index generation functions using difference matrix2014

    • 著者名/発表者名
      T. Sasao, Y. Urano, and Y. Iguchi
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communication and Computer Sciences

      巻: E97-A ページ: 2427-2433

    • 査読あり / 謝辞記載あり
  • [学会発表] Soft-error tolerant TCAMs for high-reliability packet classifications2014

    • 著者名/発表者名
      Infall Syafalni, Tsutomu Sasao, Xiaoqing Wen, Stefan Holst, Kohei Miyase
    • 学会等名
      APCCAS 2014
    • 発表場所
      Ishigaki, Japan
    • 年月日
      2014-11-17 – 2014-11-20
  • [学会発表] Analysis methods of multi-state systems partially having dependent components using multiple-valued decision diagrams2014

    • 著者名/発表者名
      S. Nagayama, T. Sasao, J. T. Butler, M. A. Thornton, and T. W. Manikas,
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2014),
    • 発表場所
      Bremen, Germany
    • 年月日
      2014-05-21 – 2014-05-21
  • [学会発表] Inadmissible class of Boolean functions under stuck-at faults2014

    • 著者名/発表者名
      D. K. Das, D. Chowdhury, B. B. Bhattacharya and T. Sasao,
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2014),
    • 発表場所
      Bremen, Germany
    • 年月日
      2014-05-21 – 2014-05-21
  • [学会発表] On the average number of variables to represent incompletely specified index generation functions2014

    • 著者名/発表者名
      T. Sasao
    • 学会等名
      International Workshop on Logic and Synthesis
    • 発表場所
      San Francisco, USA
    • 年月日
      2014-05-20 – 2014-06-01
  • [学会発表] A lower bound on the number of variables to represent incompletely specified index generation functions2014

    • 著者名/発表者名
      T. Sasao, Y. Urano and Y. Iguchi,
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2014)
    • 発表場所
      Bremen, Germany
    • 年月日
      2014-05-19 – 2014-05-19
  • [学会発表] An update method for a CAM emulator using an LUT cascade based on an EVMDD(k)2014

    • 著者名/発表者名
      H. Nakahara, T. Sasao and M. Matsuura
    • 学会等名
      International Symposium on Multiple-Valued Logic (ISMVL-2014)
    • 発表場所
      Bremen, Germany
    • 年月日
      2014-05-19 – 2014-05-19
  • [図書] Applications of Zero-Suppressed Decision Diagrams2014

    • 著者名/発表者名
      T. Sasao and J. T. Butler
    • 総ページ数
      123
    • 出版者
      Morgan-Claypool
  • [備考] 笹尾勤

    • URL

      http://www.lsi-cad.com/index.html

  • [産業財産権] 連想記憶装置、インデックス生成器、及び登録情報更新方法2014

    • 発明者名
      笹尾勤
    • 権利者名
      笹尾勤
    • 産業財産権種類
      特許特願2014-168777
    • 産業財産権番号
      特願2014-168777
    • 出願年月日
      2014-08-21

URL: 

公開日: 2016-05-27  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi