|
本研究は、並列性の高い行列分解アルゴリズムであるタイルアルゴリズムをCPUとGPUからなる計算環境上に効率的に実装し、大規模密行列のLU分解を高速化することを目的とする。そのために、適応的タイルサイズチューニングのためのデータ構造の検討、効率的なタスクスケジューリング手法、性能モデルの構築、新しいピボット選択戦略について検討を行った。この中で、タイルサイズチューニング、性能モデルの構築に関しては満足できる成果が得られた。また、スーパーコンピュータ上に行列分解のタイルアルゴリズムの実装を行った。
本研究に関して、14件の口頭発表（うち査読付き国際会議論文2件）を行った。
|
