| 研究実績の概要 |
筆者らはパワー半導体を用いた低圧直流用遮断器を提案し，これまでにパワー半導体素子としてSi系IGBT 素子を用いてきた。本年度では，パワー半導体素子としてSiC系MOSFET素子を用いた。さらにゲート・ソース間(G-S間)電圧の低下方式として二段階低下方式(Two-step mode)を考案した。同方式では，平常時にはG-S間電圧を20 Vに設定し，パワー半導体素子のオン電圧降下をなるべく低下させる。また限流遮断時には，G-S間電圧を20 V から15 V まで急速に(時定数0.05 ms)で低下させ，ドレイン・ソース間抵抗を急速に高め，次いで15 V から0 V に向けて時定数5 ms で低下させ，過渡的過電圧の発生を抑制させる。
始めに，定常電流通電実験として，G-S間電圧を20Vに保ち，モデル器に5～25 A の定常電流を流した。モデル器の端子間電圧は0.5V以下であることが測定された。その電圧はIGBTを用いたモデル遮断器での端子間電圧に比べて，1/2倍以下であり，SiC系MOSFET素子の使用は定常損失の低減に効果があることを確認した。
次いで，突入電流遮断実験として，モデル遮断器に直流電圧120Vのもとでピーク値80 A～200 A の突入電流の遮断責務を課した。本実験では，回路インダクタンスとして，0.17から4.2mHまで意図的に広範囲に設定した。 以下を測定した。i)電流遮断性能，ii)遮断時間，iii) 異常電圧の発生, iv) IGBTでの累積ジュール熱，およびv) 限流時間。電流遮断性能と遮断時間について述べれば，モデル器はいずれのインダクタンス下でも，200Aの電流遮断に成功し，8～15msの遮断時間で直流電流を遮断できた。なお，この遮断時間は調整可能であり，さらなる高速遮断を達成できる。
|
