研究課題
基盤研究(C)
集積回路の製造ばらつきによる動作タイミング誤りや動作速度劣化の問題に対処するための,製造後個別チップに対するフリップフロップへのクロック到着時刻調整と基盤バイアス電圧調整による信号伝搬遅延量調整を連携させた多種複合的動作調整を提案し,チップ個別のポテンシャルを最大限引き出すための検査・調整量決定アルゴリズム,製造後調整にて達成される最大性能を最大化するための回路設計最適化手法などの関連諸技術を開発し,製造ばらつきの下での製造歩留まり向上を達成した.
集積回路理論