研究課題/領域番号 |
26420304
|
研究機関 | 岐阜大学 |
研究代表者 |
中村 誠 岐阜大学, 工学部, 教授 (10708605)
|
研究期間 (年度) |
2014-04-01 – 2017-03-31
|
キーワード | 電子デバイス・機器 / 高速伝送回路設計 / 光パケット伝送 / 光受信回路 / ディジタル制御 |
研究実績の概要 |
光パケット伝送では効率的な情報伝送のために情報を”パケット”として扱うが、伝送効率を改善するために、光受信回路のパケット応答の高速化が重要である。受信回路のディジタル制御による高速切替を実現するために、平成26年度は利得制御と波形等化の多値制御のための回路構成法とディジタル制御方法の基本検討を回路シミュレーションにより行った。平成27年度は、この成果をもとに①多値切替動作について詳細回路設計による動作検証ならびに集積回路による基本動作の検証、さらに②ディジタル制御シーケンスの詳細設計を行った。 具体的には、①の多値切替動作については、前年度検討した基本回路をもとに3値の利得切替機能と信号レベル検出機能を備えた受信回路について、CMOS技術によるトランジスタレベルの詳細回路設計を行い回路シミュレーションにより詳細動作検証を行った。この結果をもとに集積回路作成のためのレイアウト設計を行い、計画通りにVDEC(東京大学大規模集積システム設計教育研究センター)による集積回路シャトルサービスを利用して、集積回路の作成を行うことができた。作成した集積回路について、測定を行い3値の利得切替ならびに信号検出を含む切替制御の基本動作を確認することができた。また、②のディジタル制御シーケンスの設計については、前年度検討した利得と波形等化を多値切替する高速制御方法にフィードフォワード型の歪み補償回路を加え、そのレベル検出回路の初期化タイミングを合わせて効果的に制御する方法を考案した。回路シミュレーションにより目標とする従来比1/10の高速応答性の見通しを得ることができた。 これらの成果の一部をまとめ、学会発表ならびに論文投稿を行った。今後、さらにデータ取得を行い発表を行っていく予定である。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画では平成27年度は、平成26年度に行った基本検討結果をもとに、詳細回路設計による動作検証と集積回路の作成による実動作検証を目標としており、ほぼ目標を達成することができた。 具体的には、回路シミュレータを用いて多値切替型の高速利得切替回路を備えた受信回路の詳細設計ならびにレイアウト設計を行い、集積回路を作成することができた。さらに、作成した集積回路について基本データの取得を行うことができた。また、切替動作を制御するディジタル制御シーケンスの設計については、新たな制御方法を考案し基本動作検証を行うことができた。さらに、動作検証用にFPGA(書換可能論理LSI)のシミュレーション、測定環境を立ち上げることができ、今後基本動作データの取得を行う予定である。
|
今後の研究の推進方策 |
平成27年度に作成した集積回路の実動作結果について詳細検証を行い、この結果をもとに利得切替・波形等化の高機能化を行う。昨年度の試作回路では第1ステップとして利得切替機能と信号レベル検出機能を備えた回路について先ず動作検証を行ったが、今年度は第2ステップとして波形等化機能を加えた回路について、集積化回路の検討を行う。昨年度同様にトランジスタレベルの詳細回路について、回路シミュレータによる動作検証を行った上で、集積回路の作成を行う。作成した集積回路について特性評価を行い動作検証データの取得を行う。また、ディジタル制御シーケンスについても、前年度に考案し回路シミュレータにより基本動作検証を行った制御方法をもとに、さらなる高機能化の可能性を検討する。さらに、制御方法について、FPGA(書換可能論理LSI)を用いてプログラミングにより回路実装し動作検証を行う。
|