|
本研究の目的は、大規模集積回路(VLSI)の面積と動作電圧(Vdd)のスケーリングを継続する場合に直面する最も深刻な2つの課題を協調して同時に解決することを目的としている。
具体的には、VLSIを実現するCMOSトランジスタの微細化の究極課題である：（１）閾値電圧(Vt)の時空間ばらつき(σVt_RTN)と（２）リーク電流増大の問題を、「協調的に解決する事」を回路の操作、制御によって実現することを目指している。本研究は、「抵抗変化型不揮発メモリ(ReRAM)にデータを退避し電源オフでリーク遮断する期間にσVt_RTNを回復させること」を目指した。電源遮断時のデータを退避させるためのメモリのReRAMも時空間抵抗ばらつきσRがあるので、σVt_RTNと協調的に回復可能にすることを目指す研究である。
最終年度は、本研究の目的の重要度の大きなところからまとめのフェーズに入った。
１）具体的には、統計的な計算に基づいて、提案した回路操作による回復と不良確率の改善の定量化を実施した。２）統計的計算を可能にしたブラインドデコンボリュウーションのアルゴリズムの最終検証を、対象の統計分布の形状の幅を広げ、依存性の確認も含めて実施した。さらに、提案アルゴリズムの本質である対象分布の位相を合わせる効果を確認するために、MATLAB等の既存の解析ツールに用意されているアルゴリズムにそのアイデアを適用し効果を確認した。これらの2つについて期間中に対外発表できるようにデータの獲得と整理、論文作成を着実に進めた。これらの成果は、IEEEの３つの国際学会で発表した。今回確立した統計手法を用いて、時空間依存性のばらつき成分の回復動作による不良確率の削減などをデコンボリューションの解析手法を用いて定量的に示していくことが可能になった。
|
