ネットワーク監視システムにおける監視情報ラッピング回路の研究

2017 年度 実績報告書

• 研究課題/領域番号: 26420364
• 研究機関: 滋賀県立大学
• 研究代表者: 岸根 桂路 滋賀県立大学, 工学部, 教授 (20512776)
• 研究期間 (年度): 2014-04-01 – 2018-03-31
• キーワード: 周波数ラッピング / ネットワーク監視 / ルーティング / LSI / 回路 / 通信システム / 高効率 / 多重化

研究実績の概要

最終年度は,提案しているラベリング伝送システムにおいて，シンプルかつ実装の容易な変調プロトコルを提案し，FPGAボード上に実装・評価することにより，提案プロトコルの有効性を明らかにした．さらに，FPGAとディスクリート部品を用いて送受信システムを構築し，500kb/sのデータフレーム信号に対し，提案プロトコルにより生成した3 kb/sのラベリング信号を重畳したフレーム信号の伝送実験を実施した．提案プロトコルは，変調有・無の2つの状態を各1ビットとし，そのビット列の並びをラベリング信号としている．送信部において変調有・無の切替時のエラー発生を回避する目的で，FPGA回路内にデジタルスムージング技術を導入した．切替タイミングをラベリング信号のエッジと同期させることにより，エラー発生の回避を可能としている．周波数変調が検知された場合は，トリガ信号がハイレベル（1）にセットされるトリガ信号をビット毎に検知し，ハイレベルであれば，変調有，ローレベル(0)で変調無とする．次に変調フレーム信号の先頭にある，1-bit同期信号を検知し，次に来るペイロードを読み込む．また，受信部においてもFPGAを利用した受信システムを構築した.
この提案システムをFPGAボードとディスクリート部品で実装し，評価した．送信回路出力は，ラベリング信号に応じた変調有・無の出力が確認できた．受信部においては，ラベリング信号に応じて，トリガ信号がハイレベル(1)となり，復調動作が実施されることが確認され，提案プロトコルの有効性が確認できた。研究期間全体を通じた成果として，送信部・受信部の構築をディスクリート部品と試作ICで実施し，評価・検証により提案回路と提案プロトコルの有効性を明確化するとともに，ラベリング信号伝送システムにおける監視機構の実現可能性を明らかにした．

研究成果

• [雑誌論文] Simple and Low Power Highly Sensitive Frequency Demodulator Circuit for 10-Gb/s Transmission System for Labeling Signal (2017)
  • 著者名/発表者名: Natsuyuki Koda, Kosuke Furuichi, Hiromu Uemura, Hiromi Inaba, and Keiji Kishine
  • 雑誌名: IEIE JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 巻: 17 ページ: 733-740
  • DOI: 10.5573/JSTS.2017.17.6.733
  • 査読あり / オープンアクセス
• [雑誌論文] Design of High-linearity Delay Detection Circuit for 10-Gb/s Communication System in 65-nm CMOS (2017)
  • 著者名/発表者名: Kosuke Furuichi, Hiromu Uemura, Natsuyuki Koda, Hiromi Inaba, and Keiji Kishine
  • 雑誌名: IEIE JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 巻: 17 ページ: 742-749
  • DOI: 10.5573/JSTS.2017.17.6.742
  • 査読あり / オープンアクセス
• [学会発表] 25-Gb/s Clock and Data Recovery IC Using Latch Load Combined with CML Buffer Circuit for Delay Generation with 65-nm CMOS (2017)
  • 著者名/発表者名: Tomonori Tanaka, Kosuke Furuichi, Hiromu Uemura, Ryosuke Noguchi, Natsuyuki Koda, Koki Arauchi, Daichi Omoto, Hiromi Inaba, Shinsuke Nakano, Masafumi Nogawa, Hideyuki Nosaka and Keiji Kishine
  • 学会等名: 2017 IEEE International Symposium on Circuits and Systems
  • 国際学会
• [学会発表] Design Method for Inductorless Low-Noise Amplifiers with Active Shunt-Feedback in 65-nm CMOS (2017)
  • 著者名/発表者名: Toshiyuki Inoue, Akira Tsuchiya, Keiji Kishine, and Makoto Nakamura： “Design Method for Inductorless Low-Noise Amplifiers with Active Shunt-Feedback in 65-nm CMOS
  • 学会等名: 2017 IEEE International SoC Design Conference
  • 国際学会
• [学会発表] Compact Implementation IIR filter in FPGA for Noise Reduction of Sensor Signal (2017)
  • 著者名/発表者名: Koki Arauchi, Shohei Maki,Toshiyuki Inoue, Akira Tsuchiya, and Keiji Kishine
  • 学会等名: 2017 IEEE International SoC Design Conference
  • 国際学会
• [学会発表] FPGA-Based Transceiver Circuit for Labeling Signal Transmission System (2017)
  • 著者名/発表者名: Kohei Nomura, Natsuyuki Koda, Toshiyuki Inoue
  • 学会等名: 2017 IEEE International SoC Design Conference
  • 国際学会