| 研究実績の概要 |
本年度では、前年度に実装および準備を行ったシステムを使用して、バンド幅圧縮ハードウェアの性能評価と、それを適用した場合の高性能計算アプリケーションの性能評価を行った。まず、これまでの設計と比べて回路面積と動作周波数を改善するために、圧縮後のデータ符号化方式を改良し、それを実現するハードウェアの設計および実装を行った。この新しい方式では、あるビット幅を単位として量子化を行う従来と異なり、予測ワードと実際のワードとの残差に3種類のビット幅のみを与える。例えば、4,8,32などである。この幅はパラメータ化されており、自由に選ぶことができる。このように量子化を荒く行うことにより符号を短縮できる他、符号化ハードウェアを小さく出来る。特に予測精度が高く残差長が概ね短くなる場合には、最小幅を適切に設定することにより、圧縮率向上・回路面積縮小、動作周波数向上を実現できる。
計算に必要な変数のための複数チャネルに対応させた上で、この方式をFPGA上に実装した流体シミュレーションのストリーム計算機へ適用した。その結果、計算途中データの圧縮により実効メモリ帯域が向上し、メモリ帯域が制約となる条件において1.7倍高い計算性能を達成することが確認された。また、FPGAを相互に接続した拡張可能なシステムに対し、ネットワーク帯域向上の評価を行った。16個のFPGAを数珠つなぎにして実装する流体シミュレーションストリーム計算機に対して、提案するデータ圧縮ハードウェアは、SFP+接続の10Gbps x 2の帯域を2.25倍に拡張できる見通しが得られた。
これらの結果は、提案する方式によりメモリやネットワークの実効帯域を拡張でき、その結果計算性能が向上することを実証している。以上、期待された性能や機能が達成されたことに加え、その成果は国際会議や国際論文誌において発表されており、本研究は順調に進展した言える。
|
