研究課題
3次元積層メモリをメインメモリとして利用した場合，メインメモリのデータ転送性能が著しく向上する．このため，電力効率の観点からはより深いキャッシュ階層が常に有効であるとは限らない．そこで，メモリシステム内のキャッシュメモリをバイパスし，電源を無効化することによって消費電力を削減する機構を提案した．本機構では，アプリケーションのキャッシュヒット率が低くメモリアクセス負荷が大きい場合に，キャッシュメモリが性能向上に有効に貢献できていないと判断する．このような場合，キャッシュメモリをバイパスすることによってメモリアクセス全体のレイテンシを削減可能にするとともに，そのキャッシュメモリを無効化することによって低消費電力化を図る．これにより，メモリシステム全体として電力効率を高めることを可能とした．また，耐障害性を強化し，エラー発生時にプログラムの実行中断を最小限にとどめ，速やかなプログラム実行回復を目指す仕組みとして，チェックポイントリスタート機構があるが，定期的にプログラムの実行途中の環境の保全を行うチェックポイントは，本来のプログラムの実行の妨げとなるために，その効率的なスケジューリングが求められる．本研究では，予定されたタイミングよりも前に保全すべき最終メモリ更新を投機的に判断し，プログラムの実行と並行してチェックポイントデータの保全を行うことにより，ファイルI/O競合の最小化とチェックポイントによるプログラム実行遅延の最小化を実現する機構を考案した．性能評価の結果，従来の方式に比べ，11％省エネルギーなチェックポイント取得を5％以下の実行時間の増加で達成することが確認できた．
すべて 2016 2015 その他
すべて 国際共同研究 (1件) 雑誌論文 (3件) (うち査読あり 2件、 謝辞記載あり 3件) 学会発表 (4件) (うち国際学会 3件、 招待講演 1件)
Lecture Notes in Computer Science Volume 8969
巻: - ページ: 298-309
10.1007/978-3-319-17353-5_25
Proceedings of IEEE COOL Chips XVIII, 2015
巻: - ページ: 1-3
10.1109/CoolChips.2015.7158660
電子情報通信学会技術研究報告
巻: 115 ページ: 19-24
