| 研究課題/領域番号 |
26540022
|
|---|
| 研究機関 | 九州大学 |
|---|
研究代表者 |
井上 弘士 九州大学, システム情報科学研究科(研究院, 教授 (80341410)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2016-03-31
|
| キーワード | 超伝導プロセッサ |
|---|
| 研究実績の概要 |
平成26年度は、超伝導プロセッサのマイクロアーキテクチャを考案した。具体的には、まず、超伝導素子を用いた既存プロセッサ設計の問題点を明らかにするため、実設計に基づく性能モデリングを実施した。その結果、１）従来のビットシリアル演算方式ではなくビットパラレル方式を採用すべきである、２）超伝導素子の特徴の一つであるゲートレベルでの記憶機能を活用すべきである、ことを明かにした。また、従来のアーキテクチャを踏襲する場合には現行の最新CMOSプロセッサと比較して大幅な性能向上は見込まれず、これまでとは全く異なる新しいマイクロアーキテクチャの考案が必要であることを示した。このような性能モデリングに基づく性能評価ならびに解析を行い、ゲートレベルパイプライン処理を導入した高マルチスレッド型超伝導プロセッサのマイクロアーキテクチャを考案した。従来のCMOSプロセッサでは、1つの命令パイプラインステージに複数段の論理ゲートを含んでおり、命令パイプライン全体において多い場合でも20段のステージを有する構造となっている。また、近年では動作周波数向上限界により、パイプライン段数は少なく設計する方向にある。これに対し本研究では、超伝導素子がゲートレベルでの記憶機能を有する特徴に着目し、１論理ゲートで１命令パイプライン・ステージを構成する超スーパーパイプラインを提案した。通常、命令パイプライン段数を増やすと様々なハザード（命令パイプラインの流れを阻害する要因）が発生した場合に大幅な性能低下をもたらす。この問題を解決すべく、命令パイプライン段数と同じ数のスレッドを単一命令パイプライン内で実行するスーパーマルチスレッディング実行法を導入した。また、単純なハードウェア構成でこのような実行形態を可能にするレジスタファイル構成法などを提案した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画では、１）性能モデリング、２）データパスアーキテクチャの考案、３）メモリ構成法の検討、を予定していた。これに対し、平成26年度は、１）ならびに２）に関しては十分な結果を得ることができまた。また、３）に関しては未だ最終決定に至っていないが、レジスタファイル関係の新たな構成法を考案するなど極めて重要な進展があった。ただし、キャッシュメモリや主記憶に関しては更なる検討が必要であり、これは平成27年度に実施する。以上を総じて、概ね順調に進展していると判断した。
|
| 今後の研究の推進方策 |
キャッシュメモリや主記憶に関する構成法の検討を進める。また、性能モデリングやシミュレーションを通して、最終的に達成可能な性能ならびに消費電力を明かにする。
|
