• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実績報告書

確率的演算に基づく超低消費電力IPパケット処理LSI実現に関する研究

研究課題

研究課題/領域番号 26700003
研究機関東北大学

研究代表者

鬼沢 直哉  東北大学, 学際科学フロンティア研究所, 助教 (90551557)

研究期間 (年度) 2014-04-01 – 2018-03-31
キーワード連想メモリ / 確率的演算 / Internet of Things (IoT) / ニューラルネットワーク / 検索ハードウェア
研究実績の概要

インターネットに接続する機器数の飛躍的増加に伴い,高速・高信頼なネットワークが必須になる一方,従来のContent-Addressable Memory(CAM)によるInternet protocol(IP)ルータのパケット処理LSIでは,総当り検索のためIPアドレス数の増加に伴い,その消費電力が膨大になってしまう.この問題を解決するために,本年度は確率的演算に基づくSparse clustered network(SCN)の活用により,IPパケット処理LSIの大幅な低電力化を実現する,検索アルゴリズムの考案及び具体的なアプリケーション下での性能評価を行った.
SCNは入力データ(パケット)に関連する記憶データのみの検索を行う部分検索で,総当り検索を行う従来CAMと同等の検索を行うことが可能でなるため, 検索に係る処理を大幅に削減出来る可能性がある.そこで,2000パターンのデータを検索可能な検索エンジン用アルゴリズムをSCNで実現した結果,従来CAM実現と比較して,処理時間を8.6倍高速に出来ることが分かった(IIEE SIPS, pp.133-138, Oct. 2014.).
さらに,そのアルゴリズムのハードウェア実装を行い性能評価を行った.ハードウェア実装には90 nm CMOSプロセスに加えて,不揮発性素子であるMagnetic-Tunnel-Junction(MTJ)を活用した.不揮発性素子であるMTJをデータの記憶部分に用いることで,検索を行わない際にLSIの電源を完全にOFFにすることが出来るため,CMOSに起因する静的電力を大幅に削減可能になる.その結果,従来CAM実現と比較して,89%のエネルギー削減が可能となった(IEEE JETCAS, vol. 4, no. 4, pp. 460-474, 2014. ).

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

本年度は,IPパケット処理LSIの低電力化を実現するために,提案Sparse clustered network (SCN) に基づく検索アルゴリズムの考案及び具体的なアプリケーション下での性能評価を行った.具体的なアプリケーションとして,データ検索エンジンを対象として,SCNに基づく部分検索アルゴリズムを考案し,総当り検索を行う従来Content-Addressable Memory (CAM)との比較を行い,その有用性を示した点は概ね研究計画通りに進んでいる.
一方で,実際のIPパケット処理LSIに提案SCNを適用する場合の技術的課題もいくつか見えてきている.ルータ内部で行われるIPパケット処理は,入力パケットを予め記憶されたパターンとの一致検索を行うものである.その記憶パターンにはワイルドカード等が含まれているが,ワイルドカードを扱う機能はSCNには元来存在しない.そこでH27年度はSCNをIPパケット処理向けに拡張したアルゴリズムの考案及びその性能評価を行っていくことが重要である.

今後の研究の推進方策

まず,提案Sparse clustered network (SCN)を拡張することで,IPパケット処理で必要となるワイルドカードの処理に適用させるアルゴリズムの考案を行う.さらに,現状のSCNでは,検索処理を行う前にデータパターンは予めすべて記憶処理が行われていることが前提となっているが,実際のアプリケーションにおいては,検索処理中も頻繁に記憶データの更新が必要となると考えられる.そこで,データパターンの更新アルゴリズムについても同時に考案を行っている.
また,本年度は具体的なアプリケーションとして,2000パターンのデータ検索エンジンを対象としていたが,実際のIPパケット処理には最大で数十万パターン(経路情報)を記憶する必要がある.数十万パターンの検索をソフトウェアで処理することは,非常に膨大な時間がかかることが想定されるため,Field-Programmable Gate Array (FPGA)に提案SCNをハードウェア実装することで,高速にアルゴリズムの検証を行うことを計画している.

  • 研究成果

    (25件)

すべて 2015 2014

すべて 雑誌論文 (9件) (うち国際共著 1件、 査読あり 9件、 謝辞記載あり 3件、 オープンアクセス 1件) 学会発表 (16件) (うち招待講演 2件)

  • [雑誌論文] Gabor Filter Based on Stochastic Computation2015

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, K. Matsumiya, W. J. Gross, and T. Hanyu
    • 雑誌名

      IEEE Signal Processing Letters

      巻: 22-9 ページ: 1224, 1228

    • DOI

      10.1109/LSP.2015.2392123

    • 査読あり / 国際共著 / 謝辞記載あり
  • [雑誌論文] Algorithm and Architecture for a Low-Power Content-Addressable Memory Based on Sparse Clustered Networks.2015

    • 著者名/発表者名
      H. Jarollahi, V. Gripon, N. Onizawa, and W. J. Gross
    • 雑誌名

      IEEE Transactions on Very Large Scale Integration (VLSI) Systems

      巻: 23 (4) ページ: 642, 653

    • DOI

      10.1109/TVLSI.2014.2316733

    • 査読あり
  • [雑誌論文] Evaluation of Soft-Delay-Error Effects in Content-Addressable Memory2015

    • 著者名/発表者名
      N. Onizawa, N. Sakimura, R. Nebashi, T. Sugibayashi, and T. Hanyu
    • 雑誌名

      Journal of multiple-valued logic and soft computing

      巻: (印刷中) ページ: (印刷中)

    • 査読あり
  • [雑誌論文] A Non-Volatile Associative Memory-Based Context-Driven Search Engine Using 90 nm CMOS/MTJ-Hybrid Logic-in-Memory Architecture2014

    • 著者名/発表者名
      H. Jarollahi, N. Onizawa, V. Gripon, N. Sakimura, T. Sugibayashi, T. Endoh, H. Ohno, T. Hanyu, W. J. Gross
    • 雑誌名

      IEEE Journal on Emerging and Selected Topics in Circuits and Syste

      巻: 4 (4) ページ: 460, 474

    • DOI

      10.1109/JETCAS.2014.2361061

    • 査読あり
  • [雑誌論文] Soft-Error Tolerant Transistor/Magnetic-Tunnel-Junction Hybrid Non-Volatile C-element2014

    • 著者名/発表者名
      N. Onizawa and T. Hanyu
    • 雑誌名

      IEICE Electronics Express (ELEX)

      巻: 11 (24) ページ: 201417-1, 8

    • DOI

      10.1587/elex.11.20141017

    • 査読あり / オープンアクセス / 謝辞記載あり
  • [雑誌論文] Asynchronous Stochastic Decoding of Low-Density Parity-Check Codes: Algorithm and Simulation Model2014

    • 著者名/発表者名
      N. Onizawa, W. J. Gross, T. Hanyu, and V. C. Gaudet
    • 雑誌名

      IEICE Trans. on Inf. and Syst.

      巻: E97-D (9) ページ: 2286, 2295

    • 査読あり / 謝辞記載あり
  • [雑誌論文] Algorithm and Architecture of Fully-Parallel Associative Memories Based on Sparse Clustered Networks2014

    • 著者名/発表者名
      H. Jarollahi, N. Onizawa, V. Gripon, and W. J. Gross
    • 雑誌名

      Journal of Signal Processing Systems (JSPS)

      巻: 76 (3) ページ: 235, 274

    • DOI

      10.1007/s11265-014-0886-z

    • 査読あり
  • [雑誌論文] Clockless Stochastic Decoding of Low-Density Parity-Check Codes: Architecture and Simulation Model2014

    • 著者名/発表者名
      N. Onizawa, W. J. Gross, T. Hanyu, and V. C. Gaudet
    • 雑誌名

      Journal of Signal Processing Systems (JSPS)

      巻: 76 (2) ページ: 185, 194

    • DOI

      10.1007/s11265-013-0854-z

    • 査読あり
  • [雑誌論文] High-Throughput Partially Parallel Inter-Chip Link Architecture for Asynchronous Multi-Chip NoCs2014

    • 著者名/発表者名
      N. Onizawa, A. Mochizuki, H. Shirahama, M. Imai, T. Yoneda, and T. Hanyu
    • 雑誌名

      IEICE Trans. on Inf. and Syst.

      巻: E97-D (6) ページ: 1546, 1556

    • 査読あり
  • [学会発表] Frequency-Flexible Stochastic Gabor Filter2015

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, K. Matsumiya, W. J. Gross, and T. Hanyu
    • 学会等名
      2015 IEEE International Conference on Digital Signal Processing (DSP)
    • 発表場所
      シンガポール
    • 年月日
      2015-07-21 – 2015-07-24
  • [学会発表] Early-Stage Operation-Skipping Scheme for Low-Power Stochastic Image Processors2015

    • 著者名/発表者名
      D. Katagiri, N. Onizawa, and T. Hanyu
    • 学会等名
      45th IEEE International Symposium on Multiple-Valued Logic (ISMVL)
    • 発表場所
      ウォータールー (カナダ)
    • 年月日
      2015-05-18 – 2015-05-20
  • [学会発表] 確率変動緩和機構に基づくMTJベース真性乱数生成器の構成2015

    • 著者名/発表者名
      大澤悟史, 小西貴之, 鬼沢直哉, 羽生貴弘
    • 学会等名
      2015年電子情報通信学会総合大会
    • 発表場所
      滋賀
    • 年月日
      2015-03-10 – 2015-03-13
  • [学会発表] Spintronics-Based Nonvolatile Logic-in-Memory Architecture Towards an Ultra-Low-Power and Highly Reliable VLSI Computing Paradigm2015

    • 著者名/発表者名
      T. Hanyu, D. Suzuki, N. Onizawa, S. Matsunaga, M. Natsui, and A. Mochizuki
    • 学会等名
      2015 Design, Automation, and Test in Europe (DATE) Conference
    • 発表場所
      グルノーブル(フランス)
    • 年月日
      2015-03-09 – 2015-03-13
    • 招待講演
  • [学会発表] ストカスティック演算に基づく高信頼低消費電力画像処理プロセッサの構成2015

    • 著者名/発表者名
      片桐大作、鬼沢直哉、羽生貴弘
    • 学会等名
      第28回多値論理とその応用研究会
    • 発表場所
      沖縄
    • 年月日
      2015-01-10 – 2015-01-11
  • [学会発表] Challenge of MOS/MTJ-Hybrid Nonvolatile Logic-in-Memory Architecture in Dark-Silicon Era2014

    • 著者名/発表者名
      Takahiro Hanyu, Daisuke Suzuki, Akira Mochizuki, Masanori Natsui, Naoya Onizawa, Tadahiko Sugibayashi, Shoji Ikeda, Tetsuo Endoh and Hideo Ohno
    • 学会等名
      2014 IEEE International Electron Devices Meeting (IEDM2014)
    • 発表場所
      サンフランシスコ(アメリカ)
    • 年月日
      2014-12-15 – 2014-12-15
    • 招待講演
  • [学会発表] Highly Reliable Single-Ended Current-Mode Circuit for an Inter-Chip Asynchronous Communication Link2014

    • 著者名/発表者名
      A. Mochizuki, H. Shirahama, N. Onizawa, and T. Hanyu
    • 学会等名
      2014 IEEE Asia Pacific Conference on Circuits and Systems
    • 発表場所
      石垣
    • 年月日
      2014-11-17 – 2014-11-20
  • [学会発表] Algorithm and Architecture for a Multiple-Field Context-Driven Search Engine Using Fully-Parallel Clustered Associative Memories2014

    • 著者名/発表者名
      H. Jarollahi, N. Onizawa, T. Hanyu, and W. J. Gross
    • 学会等名
      2014 IEEE International Workshop on Signal Processing Systems (SIPS)
    • 発表場所
      ベルファスト (イングランド)
    • 年月日
      2014-10-20 – 2014-10-22
  • [学会発表] Analog-to-Stochastic Converter Using MTJ Devices for Highly Reliable Vision Chips2014

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, W. J. Gross, and T. Hanyu
    • 学会等名
      第37回多値論理フォーラム
    • 発表場所
      大阪
    • 年月日
      2014-09-13 – 2014-09-14
  • [学会発表] トカスティック演算に基づく画像処理プロセッサのソフトエラー耐性の評価2014

    • 著者名/発表者名
      片桐大作, 鬼沢直哉, 羽生貴弘
    • 学会等名
      平成26年度電気関係学会東北支部連合大会
    • 発表場所
      山形
    • 年月日
      2014-08-21 – 2014-08-22
  • [学会発表] Analog-to-Stochastic Converter Using Magnetic-Tunnel-Junction Devices2014

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, W. J. Gross, and T. Hanyu
    • 学会等名
      10th IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH)
    • 発表場所
      パリ(フランス)
    • 年月日
      2014-07-08 – 2014-07-10
  • [学会発表] Design of a Soft-Error Tolerant 9-Transistor/6-Magnetic-Tunnel-Junction Hybrid Cell Based Nonvolatile TCAM2014

    • 著者名/発表者名
      N. Onizawa, S. Matsunaga, and T. Hanyu
    • 学会等名
      12th IEEE International New Circuits and Systems Conference (NEWCAS)
    • 発表場所
      トロアリビエール(カナダ)
    • 年月日
      2014-06-22 – 2014-06-25
  • [学会発表] Associative Memories Based on Multiple-Valued Sparse Clustered Networks2014

    • 著者名/発表者名
      H. Jarollahi, N. Onizawa, T. Hanyu and W. J. Gross
    • 学会等名
      44th IEEE International Symposium on Multiple-Valued Logic (ISMVL)
    • 発表場所
      ブレーメン(ドイツ)
    • 年月日
      2014-05-19 – 2014-05-21
  • [学会発表] Soft-Delay-Error Evaluation in Content-Addressable Memory2014

    • 著者名/発表者名
      N. Onizawa, S. Matsunaga, N. Sakimura, R. Nebashi, T. Sugibayashi, and T. Hanyu
    • 学会等名
      44th IEEE International Symposium on Multiple-Valued Logic (ISMVL)
    • 発表場所
      ブレーメン(ドイツ)
    • 年月日
      2014-05-19 – 2014-05-21
  • [学会発表] A Compact Soft-Error Tolerant Asynchronous TCAM Based on a Transistor/Magnetic-Tunnel-Junction Hybrid Dual-Rail Word Structure2014

    • 著者名/発表者名
      N. Onizawa, S. Matsunaga, and T. Hanyu
    • 学会等名
      20h IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC)
    • 発表場所
      ポスダム(ドイツ)
    • 年月日
      2014-05-12 – 2014-05-14
  • [学会発表] ストカスティック演算に基づく高信頼論理集積回路の構成に関する一検討2014

    • 著者名/発表者名
      片桐大作, 鬼沢直哉, 羽生貴弘
    • 学会等名
      DC研究会
    • 発表場所
      東京
    • 年月日
      2014-04-25 – 2014-04-25

URL: 

公開日: 2016-06-01  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi