• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2015 年度 実績報告書

確率的演算に基づく超低消費電力IPパケット処理LSI実現に関する研究

研究課題

研究課題/領域番号 26700003
研究機関東北大学

研究代表者

鬼沢 直哉  東北大学, 学際科学フロンティア研究所, 助教 (90551557)

研究期間 (年度) 2014-04-01 – 2018-03-31
キーワード確率的演算 / ニューラルネットワーク / Internet of Things (IoT) / 検索ハードウェア / 連想メモリ
研究実績の概要

本年度は,大規模かつ実用的なデータパターン検索が可能なハードウェアアルゴリズムの考案及びその性能評価を行った.昨年度はデータパターンが小規模かつランダムなデータを想定していたが,実際のデータベースはデータの偏り(文字列の偏り等)があるため,データの偏りがあっても正しい検索が可能になるハードウェアアルゴリズムの拡張を行った.従来まではSCNの記憶に用いるエッジの重みは2値に限定していたが,重みを多レベルに持たせるMultiple-Valued SCN (MV-SCN)を考案した.重みを多レベルにすることで,偏りがあるデータを記憶する場合でも,同じエッジに複数パターンを記憶することが出来るため,ランダムなデータを用いる場合と比較して検索能力を高いままに保つことが出来る.
一方でエッジの重みを2値から多値に変更するとハードウェア量(メモリ量)が増加するオーバーヘッドも考えられたが,実際に偏りのあるデータパターンを記憶させた際,提案のMV-SCNでは高々4値程度で高い検索能力を達成出来ることをソフトウェアシミュレーションにより示した.ハードウェア評価としてTSMC 65nm CMOSプロセスを用いて従来方式及び提案方式を回路設計・評価を行った.性能評価をフェアに行うため,従来方式は2倍のメモリ量を使うことで,提案方式と同等のメモリ容量を用いた.その結果,提案方式は従来方式と比較して10%程度の回路面積の削減を達成しつつ,検索のエラー確率を従来方式と比較して一桁以上削減させることに成功した.この成果は IEEE JETCAS, vol. 6, no. 1, pp. 13-24, 2016に掲載された.

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

本年度は,IPパケット処理を対象とした大規模かつ具体的なデータパターンの検索が可能なハードウェア向きアルゴリズムの考案およびそのハードウェア評価を行い,その有用性を示した点は概ね研究計画通りに進んでいる.現在は,本年度提案を行ったMV-SCNを元にField-Programmable Gate Array(FPGA)上での大規模なデータパターン検索処理システムを実装している段階である.
一方で,元々想定していたIPパケット処理におけるワイルドカード処理は,SCNにおいてはハードウェア処理量が大きくなってしまう問題が見つかったため,現在それを改善するためのアルゴリズムを考案している段階である.また同時に,SCNがワイルドカード処理に適さない結果も考慮して,SCNに適した別のIPパケット処理アルゴリズムを模索している.

今後の研究の推進方策

最終的なゴールである,提案SCNのチップ実装及びその低消費電力性を示すために,TSMC 65nm CMOSプロセスを用いたチップ設計・試作を行う予定である.TSMC 65nmプロセスは現在でも様々な国際学会発表・論文で用いられるプロセスであり,アカデミックレベルで扱える中で最先端の一つである.本研究者は既にTSMC 65nm CMOSプロセスでの試作経験があるため,設計ライブラリの整備なども含めて準備が整っている段階である.
予算規模から試作出来るサイズは2mm角程度となるため,提案SCNのコアとなる部分のみを試作する予定である.IPパケット処理システム全体の評価としては,システムレベルシミュレーション(System C)やFPGAを用いる予定である.

次年度使用額が生じた理由

計画では大規模Field-Programmable Gate Array (FPGA)(Aldec社HES-7 XV2000)を購入予定であったが,提案回路の実装規模が想定よりもコンパクトに実現できることがわかったため,中規模FPGAであるXilinx社Virtex-7に変更し購入した.そのため,次年度使用額(基金分)が生じた.

次年度使用額の使用計画

H28年度にTSMC 65nm CMOSプロセスでチップ試作予定であるため,想定よりも大きなチップを試作する予定である.元々予算規模から提案回路すべてをチップ試作することは出来ないため,コアとなる部分のみを試作予定であったが,コア+周辺回路も含めてチップ設計・試作可能であると考えられる.

  • 研究成果

    (22件)

すべて 2016 2015 その他

すべて 国際共同研究 (2件) 雑誌論文 (5件) (うち国際共著 4件、 査読あり 5件、 謝辞記載あり 3件) 学会発表 (15件) (うち国際学会 12件、 招待講演 3件)

  • [国際共同研究] University of Southern Brittany/Telecom Bretagne(フランス)

    • 国名
      フランス
    • 外国機関名
      University of Southern Brittany/Telecom Bretagne
  • [国際共同研究] McGill University(カナダ)

    • 国名
      カナダ
    • 外国機関名
      McGill University
  • [雑誌論文] Analog-to-Stochastic Converter Using Magnetic Tunnel Junction Devices for Vision Chips2016

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, W. J. Gross, and T. Hanyu
    • 雑誌名

      IEEE Trans. on Nanotechnology

      巻: 15 ページ: 705-714

    • DOI

      10.1109/TNANO.2015.2511151

    • 査読あり / 国際共著 / 謝辞記載あり
  • [雑誌論文] Evaluation of Soft-Delay-Error Effects in Content-Addressable Memory2016

    • 著者名/発表者名
      N. Onizawa, N. Sakimura, R. Nebashi, T. Sugibayashi, and T. Hanyu
    • 雑誌名

      Journal of Multiple Valued Logic & Soft Computing

      巻: 26-1/2 ページ: 125, 140

    • 査読あり
  • [雑誌論文] Hardware Implementation of Associative Memory Based on Multiple-Valued Sparse Clustered Networks2016

    • 著者名/発表者名
      N. Onizawa, H. Jarollahi, T. Hanyu, and W. J. Gross
    • 雑誌名

      EEE Journal on Emerging and Selected Topics in Circuits and Systems

      巻: 6-1 ページ: 13, 24

    • DOI

      10.1109/JETCAS.2016.2528721

    • 査読あり / 国際共著 / 謝辞記載あり
  • [雑誌論文] Algorithm and Architecture for a Low-Power Content-Addressable Memory Based on Sparse Clustered Networks2015

    • 著者名/発表者名
      H. Jarollahi, V. Gripon, N. Onizawa, and W. J. Gross
    • 雑誌名

      IEEE Transactions on Very Large Scale Integration (VLSI) Systems

      巻: 23-4 ページ: 642, 653

    • DOI

      10.1109/TVLSI.2014.2316733

    • 査読あり / 国際共著
  • [雑誌論文] Gabor Filter Based on Stochastic Computation2015

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, K. Matsumiya, W. J. Gross, and T. Hanyu
    • 雑誌名

      IEEE Signal Processing Letters

      巻: 22-9 ページ: 1224, 1228

    • DOI

      10.1109/LSP.2015.2392123

    • 査読あり / 国際共著 / 謝辞記載あり
  • [学会発表] Gammatone Filter Based on Stochastic Computation2016

    • 著者名/発表者名
      N. Onizawa, S. Koshita, S. Sakamoto, M. Abe, M. Kawamata, and T. Hanyu
    • 学会等名
      41st IEEE International Conference on Acoustic, Speech, and Signal Processing (ICASSP)
    • 発表場所
      上海,中国
    • 年月日
      2016-03-20 – 2016-03-26
    • 国際学会
  • [学会発表] Stochastic Implementation of Auditory Filters2016

    • 著者名/発表者名
      N. Onizawa, S. Koshita, S. Sakamoto, M. Abe, M. Kawamata, and T. Hanyu,
    • 学会等名
      The 3rd International Symposium on Brainware LSI
    • 発表場所
      仙台,宮城
    • 年月日
      2016-02-26 – 2016-02-27
    • 国際学会
  • [学会発表] Programmable Flexible Architectures for Associative Memories2016

    • 著者名/発表者名
      J-Ph. Diguet, Y. Akgul, N. Onizawa, V. Gripon, and A. Baghdadi
    • 学会等名
      The 3rd International Symposium on Brainware LSI
    • 発表場所
      仙台,宮城
    • 年月日
      2016-02-26 – 2016-02-27
    • 国際学会 / 招待講演
  • [学会発表] Stochastic Computation for Brainware LSI2015

    • 著者名/発表者名
      N. Onizawa
    • 学会等名
      2015 International Workshop on Emerging Technologies of Microelectronics and Their Application to IoT Paradigm
    • 発表場所
      ホノルル,アメリカ
    • 年月日
      2015-12-11 – 2015-12-12
    • 国際学会 / 招待講演
  • [学会発表] ストカスティック論理に基づくガボールフィルタの構成とその高並列特徴抽出ハードウェアへの展開に関する研究2015

    • 著者名/発表者名
      片桐大作,鬼沢直哉,松宮一道,グロス ウォーレン,羽生貴弘
    • 学会等名
      NC研究会
    • 発表場所
      仙台,宮城
    • 年月日
      2015-11-20 – 2015-11-21
  • [学会発表] ストカスティック演算に基づくFIRフィルタの性能評価2015

    • 著者名/発表者名
      越田俊介,鬼沢直哉,阿部正英,羽生貴弘,川又政征
    • 学会等名
      第30回信号処理シンポジウム
    • 発表場所
      いわき,福島
    • 年月日
      2015-11-04 – 2015-11-06
  • [学会発表] Multiple-Event-Transient Soft-Error Gate-Level Simulator for Harsh Radiation Environment2015

    • 著者名/発表者名
      A. Mochizuki, N. Onizawa, A. Tamakoshi, and T. Hanyu
    • 学会等名
      2015 TENCON
    • 発表場所
      マカオ,中国
    • 年月日
      2015-11-01 – 2015-11-04
    • 国際学会
  • [学会発表] Stochastic Implementation of the Disparity Energy Model for Depth Perception2015

    • 著者名/発表者名
      K. Boga, N. Onizawa, F. Leduc-Primeaur, K. Matsumiya, T. Hanyu, and W. J. Gross,
    • 学会等名
      2015 IEEE International Workshop on Signal Processing Systems (SiPS)
    • 発表場所
      杭州,中国
    • 年月日
      2015-10-14 – 2015-10-16
    • 国際学会
  • [学会発表] Challenge of MTJ-Based Nonvolatile `Logic-in-Memory Architecture for Ultra Low-Power and Highly Dependable VLSI Computing2015

    • 著者名/発表者名
      T. Hanyu, M. Natsui, D. Suzuki, A. Mochizuki, N. Onizawa, S. Ikeda, T.Endoh and H. Ohno
    • 学会等名
      2015 IEEE S3S Conference
    • 発表場所
      カリフォルニア,アメリカ
    • 年月日
      2015-10-10 – 2015-10-13
    • 国際学会 / 招待講演
  • [学会発表] デジタル制御型CMOS/MTJハイブリット回路構造に基づく高ランダムネス真性乱数生成器の構成2015

    • 著者名/発表者名
      大澤悟史, 鬼沢直哉, 羽生貴弘
    • 学会等名
      第38回多値論理フォーラム
    • 発表場所
      札幌,北海道
    • 年月日
      2015-09-12 – 2015-09-13
  • [学会発表] Scaled IIR Filter Based on Stochastic Computation2015

    • 著者名/発表者名
      N. Onizawa, S. Koshita, and T. Hanyu
    • 学会等名
      58th International Midwest Symposium on Circuits and Systems (MWSCAS)
    • 発表場所
      Colorado, USA
    • 年月日
      2015-08-02 – 2015-08-05
    • 国際学会
  • [学会発表] Frequency-Flexible Stochastic Gabor Filter2015

    • 著者名/発表者名
      N. Onizawa, D. Katagiri, K. Matsumiya, W. J. Gross, and T. Hanyu
    • 学会等名
      2015 IEEE International Conference on Digital Signal Processing (DSP)
    • 発表場所
      Singapole, Singapole
    • 年月日
      2015-07-21 – 2015-07-24
    • 国際学会
  • [学会発表] A Sudden Power-Outage Resilient Nonvolatile Microprocessor for Immediate System Recovery2015

    • 著者名/発表者名
      N. Onizawa, A. Mochizuki, A. Tamakoshi, and T. Hanyu
    • 学会等名
      11th IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH),
    • 発表場所
      Boston, USA
    • 年月日
      2015-07-08 – 2015-07-10
    • 国際学会
  • [学会発表] Design of an STT-MTJ Based True Random Number Generator Using Digitally Controlled Probability-Locked Loop2015

    • 著者名/発表者名
      S. Oosawa, T. Konishi, N. Onizawa and T. Hanyu
    • 学会等名
      13th IEEE New Circuits and Systems (NEWCAS)
    • 発表場所
      Grounoble, France
    • 年月日
      2015-06-07 – 2015-06-10
    • 国際学会
  • [学会発表] Early-Stage Operation-Skipping Scheme for Low-Power Stochastic Image Processors2015

    • 著者名/発表者名
      D. Katagiri, N. Onizawa, and T. Hanyu,
    • 学会等名
      5th IEEE International Symposium on Multiple-Valued Logic (ISMVL)
    • 発表場所
      Waterloo, Canada
    • 年月日
      2015-05-18 – 2015-05-20
    • 国際学会

URL: 

公開日: 2017-01-06  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi