| 研究実績の概要 |
本年度は，昨年度までに提案を行ってきたIPパケット処理向き検索アルゴリズム及びハードウェアを発展させた，汎用的な検索処理が可能なNetwork-on-Chip(NoC)ベースのハードウェア実現を行った．
NoCベースのハードウェアでは，演算ブロック間のデータ転送をハードウェア設計後にプログラム可能であるため，様々なデータセットの検索処理への対応が可能となる．そこでNoCの構成要素であるRouter, Link, Network interfaceも含めて，NoCベースの検索ハードウェアをVerilog-HDLおよびVHDL（ハードウェア記述言語）を用いて設計を行い，TSMC 65nm CMOSプロセスにおいて性能評価を行った．具体的には，設計後にSynopsys社Design Compilerにより論理合成を行い，消費電力評価を行った．
上記回路レベルでの設計・評価と同時に，システムレベルでのデータ検索処理の評価を行った．SystemCを用いたシステムレベルシミュレーションにより，NoC内部のデータ転送トラフヒック情報等を取得した．回路レベルでの得られた性能情報（消費電力等）とシステムレベルでの評価を統合させることにより，システム全体の性能評価を可能にした．
上記の汎用的な検索処理が可能な提案ハードウェアの研究成果として，国際学会NEWCAS2017ではその基礎実験結果の発表を行い，またハードウェア全体を評価結果はIEEE TVLSIにおいて査読中の段階である．
|
