| 研究課題/領域番号 |
26730030
|
|---|
| 研究機関 | 金沢工業大学 |
|---|
研究代表者 |
河並 崇 金沢工業大学, 工学部, 講師 (90443184)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2016-03-31
|
| キーワード | FPGA / 低消費電力化 / アルゴリズム |
|---|
| 研究実績の概要 |
FPGA(Field Programmable Gate Array)において，深刻な問題となるサブスレッショルドリーク電流による静的消費電力の増大を防ぐ技術として，トランジスタのしきい値電圧をきめ細かくプログラム可能とした超低消費電力FPGA「Flex Power FPGA」が開発されている．
本研究課題では，Flex Power FPGAのさらなる低消費電力化を目指し，CADツールにおける配置配線アルゴリズムの改良を目的とした．研究実施計画においては，初年度は回路情報のスラックに注目し，配置ツールのアルゴリズムの改良を目指す計画であった．そこで，まず予備評価として，配置ツールにおいて異なる初期配置状態を複数作り（具体的にはランダムシーズを変更し異なる初期配置を1回路につき100パターン，全20回路に対して行った），各配置状態においてその際のスラックの総和と既存のアルゴリズムによる配置配線後の消費電力の関係を調査した．その結果，当初仮定していたスラックの総和と消費電力の削減率に大きな相関が見られないことが判明した．しかしながら，予備評価によってしきい値電圧最適化アルゴリズムの改良点を発見し，FPGAの構成要素毎に優先度を設けたしきい値電圧最適化アルゴリズムの実装したところ，従来アルゴリズムを比較すると平均で，消費電力を2.44%，実行時間を94.58%削減することができた．
今後の予定としては，まず，スラックの総和だけに着目するのではなく，機械学習を用いて初期の配置状態とその後の消費電力の削減結果との関係を調査し，より最適化を行いやすい初期配置状態の探索を行う．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
研究実績の概要に記した通り，申請時に仮定していたスラックの総和と消費電力の削減率に大きな相関がなかった．さらに，スラックの総和だけでなく，クリティカルパスに近いパスに関するスラックの感度も調査したが，こちらも大きな相関が得られなかった．そのため，アルゴリズムの改良が遅れてしまっている．
|
| 今後の研究の推進方策 |
スラックの総和だけでは相関がみられなかったため，初期の配置状態と低消費電力化の結果を用いて，機械学習によってどのような初期配置状態が最も低消費電力化につながるのかを調査しようと考えている．これにより，当初の目的である，より低消費電力化しやすい配置や配線アルゴリズムの提案に繋げられると考える．
|
| 次年度使用額が生じた理由 |
予定していたペースで研究が進捗しておらず，評価用ワークステーションを利用する機会が後ろ倒しになった．
|
| 次年度使用額の使用計画 |
2年目の初期に評価用ワークステーション（ノートPC型）を購入する予定である．
|
