|
近年、集積回路の動作速度の高速化に伴う高い時間分解能を利用した計測機器が注目され、応用範囲を広げている。特に対象物からの観測信号の到来時間を計測する飛行時間型計測機器は、単純な距離計測のみならず生体分子の同定などに用いられる高精度の質量分析計に用いられており、より高い時間分解能と広い測定範囲が求められている。昨年度までに実証を行ったパルス消失時の非線形性の影響を除外できる提案方式と最適化された回路設計により、時間分解能1.8ps、入力レンジ10bit（約1.8ns）の時間-デジタル変換が達成されたが、本年度はその入力可能範囲を拡大する階層構造を新規に考案し、シミュレーションによりその動作を確認するとともに提案する新規回路構造の試作チップ実装を行った。
提案回路では、初段においてリングオシレータ構造に基づく粗い時間変換を行う。初段の時間分解能はおよそ1nsとなっており、後段のパルス縮小型変換回路の500倍程度となっているが、実際に試作される回路においては製造ばらつき等による時間分解能の変動が避けられない。提案回路においては、変換器起動時および適切な間隔で初段の時間分解能を後段の変換回路を用いて計測することによりその変動を補正する方式を採用している。また、初段のオシレータ回路で得られる多相の信号を活用し、初段から後段への信号受け渡しの際に内部のフリップフロップ回路において発生するメタステーブル状態の影響を最小化している。本提案回路を用いることで、変換中のジッタ蓄積による雑音が最小分解能を下回る範囲において、入力レンジを16bitまで拡大できることを回路シミュレーションにより示した。これは入力可能範囲がおよそ80ns相当となることを示している。提案回路により大幅な入力範囲の拡大が達成され、高精度・広レンジを両立する時間-デジタル変換回路が達成された。
|
