|
集積回路技術の進歩に伴い、時間方向の情報を取り扱う時間領域信号処理技術の優位性が高まり、注目を浴びている。本研究では、特に飛行時間型計測器等の応用に向けて、高い時間分解能と広い入力レンジを両立する時間-デジタル変換器の実現を目指す。新規構造を持つパルス幅縮小型時間-デジタル変換器を提案し、同変換器を用いた階層構造を提案する事により、分解能2ps・入力レンジ80nsを達成した。また、時間信号処理回路の基礎となる構成として時間領域積分回路を提案し、ばらつきに起因する出力ドリフトが原理的に発生しない新規構造を実証した。さらに、時間-デジタル変換回路による電源雑音の検出・低減回路を提案・実証した。
|
