|
大規模論理回路の設計・開発においては、対象となる論理回路を機能設計からブロック設計、回路設計へと具体化していく階層的な設計手法が適しているが、設計の各段階で設計の正しさを検証し、できるだけ設計の初期段階で誤りを発見することが重要である。そこで本研究では、大規模論理回路の高信頼化設計の支援を目的として、設計の詳細化を支援できる高水準ハードウェア記述の研究や、設計検証へのアプローチとして論理シミュレーションや形式的仕様記述による検証等に関する研究を行い、それに基づき会話型論理シミュレータ・ベリファイアの試作を行い、以下の成果を得た。
1.高水準ハードウェア記述
回路の機能的な動作や構造の抽象的記述だけでなく、タイミングやインタフェースを含めた設計の詳細化前後の対応関係の記述が行え、複数の時間を取り扱える高水準ハードウェア設計言語HDL-Rを開発し、その有効性を示した。
2.ベクトル計算機による高速論理シミュレーション
時間優先評価アルゴリズムに基づくベクトルパラレル法や空間優先評価アルゴリズムに基づくゲートグルーピング法を提案し、ベクトル計算機の利用により専用ハードウェアシミュレーションエンジンに匹敵するシミュレーション速度を実現した。
3.形式的仕様記述と検証
時間や因果関係をイベント間の半順序関係として捕える新たな並列システムのモデルを提案し、これを抽象データ型に基づいて代数的に記述することにより形式的設計検証が可能であることを示した。
4.グラフィクス・ワークステーション
表示装置の物理的制約を越えた高解像度表示を実現するマルチコンピュータ・マルチスクリーン表示装置を試作しその有効性を示した。
|
