|
本研究では、剰余数系が演算上の優れた性質を有することに着目しディジタル信号処理プロセッサの実現に適する剰余数演算回路を提案して、その構成法を確立すると共に、新しいアーキテクチャに基づく信号処理プロセッサを考案しその有用性を実証することができた。
剰余数系は、加算・乗算などの演算が各桁独立に行えるので、原理的に高速演算が可能であり、高速ディジタル信号処理への応用が期待されている。特に、乗算器は信号処理においては、最も重要なハードウェアであり、システム全体の性能を支配するものである。このような剰余数演算回路の実現法としては、シフトレジスタ型カウンタを主要な構成要素として、パルスによるシフトを基本演算とするパルス列剰余数演算回路の有用性が前年度の研究によって明らかにされてきた。すなわち、剰余数演算のモジュラスが素数のとき、零以外の元は有限体上の原始元のべき乗で表せることに着目し、シフトレジスタを基本構成要素とする乗算器の構成法を考案した。ここでは、さらに本構成法を詳細に検討した結果、乗算アルゴリズムを指数部の加算に帰着できることを見い出した。これにより、乗算器のハードウェア量と演算時間は、加算器の場合と同程度であり、従来の方式にはない優れた特長となっていることを明らかにできた。以上により確立されたパルス列剰余数演算回路の応用として、FIRディジタルフィルタリングのための信号処理プロセッサの改善設計並びにブレッドボード上での試作を行い、種々の高次フィルタの周波数特性を測定した結果、良好に動作することが確認された。次に、LSI化に適した本信号処理プロセッサの構成法を明らかにすると共に、計算機シミュレーション及びレイアウト設計により、その性能とチップ面積の総合的評価を詳細に検討した。これにより、動作速度は通常の2進数と同程度でありながら、チップ面積を30%以下に減少できることを明らかにできた。
|
