| 研究概要 |
前年度行なったセルフチェッキング・プロセッサの設計方式がアーキテクチャに依存しない普遍的なものであることを確認するため、目標アーキテクチャをモトローラ社16ビットマイクロプロセッサ・MC68000に変えて誤り安全性と誤り伝搬性に基づくセルフチェッキング化設計、及びその評価を行なった。主な経過、結果は以下のとおりである。
1.MC68000の命令セット、システム構成、論理回路構成の詳細な解折によって、i8080に対するセルフチェッキング化設計においてすでにその入出力インターフェースの誤り安全性及び誤り伝搬性が検証されている基本ビルディングブロック集合がそのままMC68000のセルフチェッキング化設計に適用できることが確認された。
2.プロセッサ内部に必要なセルフチェッキング・チェッカはマイクロプログラム制御部を監視する2個のバーガー符号チェッカとデータパスを監視する6個の二線式符号チェッカである。
3.セルフチェッキング・チェッカの誤り表示信号を保持して外部システムへ報知するための誤り表示回路の新しい構成方式を見いだし、その詳細設計を行なった。
4.上位監視システムが下位セルフチェッキング・システムの誤り表示出力を検知し、かつシステム再構成制御を行なうために必要な新しい概念を見いだし、その定式化を行なうとともに、上位システムと下位システムのセルフチェッキング・インターフェースとなる誤り表示検知機構及び再構成制御機構の構成方式を考案した。
5.現在は上記1,2によるセルフチェッキング・プロセッサの3,4の機構からなる階層的なセルフチェッキングシステムの構成方式を確立することを目指して研究を進めている。
|
