| 研究課題/領域番号 |
60460132
|
|---|
| 研究種目 |
一般研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
情報工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
米田 友洋 東京工業大学, 工学部, 助手 (30182851)
|
|---|
| 研究分担者 |
当麻 喜弘 東京工業大学, 工学部, 教授 (50016317)
|
|---|
| 研究期間 (年度) |
1985 – 1986
|
| キーワード | フォールトトレラント / セルフチェッキング / 誤り安全性 / 誤り伝搬性 / 検査回路 / 論理回路 / プロセッサ / アーキテクチャ / VLSI / 耐故障 / 高信頼性 |
|---|
| 研究概要 |
システム内部に故障が生じても正常な機能を果たし続ける、いわゆるフォールトトレラントコンピュータシステムを実現するためには、システムの監視/診断機能も含めて、システムの中枢であるプロセッサ自身が通常動作中に自己内部の故障を検出する能力、すなわちセルフチェッキング機能を具備しなければならない。本研究では、セルフチェッキングプロセッサのプロトタイプ設計作業を通じてその設計概念及びそれに基づくアーキテクチャ、論理回路構成方法が検討され、そのセルフチェッキング能力、ハードウェアの冗長度及び性能が評価された。以下に本研究で得られた成果を列挙する。
1)組合わせ回路と順序回路が混在するシステムに対して、セルフチェッキング性の十分条件であるstrongly fault secure(SFS)性を定義した。
2)大規模論理システムのセルフチェッキング性の実現に有効な誤り安全性/伝搬性の概念を形成化した。
3)誤り安全性/伝搬性に基づくSFS順序回路の一構成法を提案した。
4)誤り安全性/伝搬性を考慮したプロセッサのアーキテクチャ及び基本機能ブロックの構成法を提案した。
5)上記基本機能ブロックを用いてセルフチェッキングプロセッサを構成するに内部に埋め込まれる検査回路は4個で十分であることを明らかにした。
6)セルフチェッキング化に伴う性能低下は検査回路と符号変換回路の伝搬遅延に起因し、特にBerger符号の場合にこれが顕著であることを明らかにした。
7)セルクチェッキング性を持つ検査回路の出力ラッチ方法を明らかにした。
8)セルフチェッキング検査回路の誤り表示によって起動される例外処理機構のセルフチェッキング性を形成化し、その構成法を提案した。
以上の基礎技術をもとにして、セルフチェッキングプロセッサの一つの構成論が確立された。
|
