| 研究概要 |
(1)並別処理用FORTRANコンパイラの検討
(a)DO文の処理:従来からのDO文の並別処理可能性判断アルゴリズムを拡張し、DO文の範囲内でベクトル化可能となる部分と不可能な部分を分けて、一部分でもベクトル化可能であればこれを検出可能とした。これによってDO文の並別処理範囲が拡大する。本結果は情報処理学会誌に報告した。
(b)IF文の処理:DO文中のIF文は従来は逐次処理されていた。これに対して、あらかじめIF文の条件部の真偽が確定していなくとも、可能な結果を想定して先行処理する方法を考案して、並列実行を可能とした。本結果は当大学情報科学研究教育センター紀要に報告した。
(c)ブロック間の並列処理:従来はDO文等の中の並列処理のみ行なわれていた。これに対して、プログラムを複数ブロックに分割し、ブロック間の並列処理とする方式についても検討した。このための解析プログラムをIBM3081上に開発し、種々のサンプルプログラムを使って並列処理の効果を実測中である。(2)並列処理アーキテクチャの検討
次の特徴を特つアーキテクチャを考案した。・複数のプロセッサとマルチアクセス可能なメモリユニットから成る。・プロセッサ内ではデータフロー制御される。・プロセッサ間の実行順序制御を司どる制御ユニット(GCUという)を設ける。
プログラムは、前記のようにブロックに分割され、各ブロックはプロセッサ内でデータフロー制御に基づいて並列実行されるとともに、ブロック間の並列実行も複数プロセッサによって実現される。これにより、マイクロ及びマクロレベル並列処理が可能となる。現在シミュレーションによって,構成設計中である。
|
