| 研究課題/領域番号 |
61850061
|
|---|
| 研究機関 | 筑波大学 |
|---|
研究代表者 |
板野 肯三 筑大, 電子・情報工学系, 講師 (20114035)
|
|---|
| 研究分担者 |
白川 友紀 筑波大学, 構造工学系, 講師 (20112021)
井田 哲雄 理化学研究所, 情報科学研究室, 研究員 (70100047)
中田 育男 筑波大学, 電子情報工学系, 教授 (70133022)
石畑 清 東京大学, 理学部情報科学科, 助手 (70125988)
佐々 政孝 筑波大学, 電子情報工学系, 助教授 (20016182)
|
|---|
| キーワード | ハードウエアコンパイラ / 言語処理系 / 字句解析プロセッサ / 構文解析プロセッサ / コード生成系 / パイプラインアーキテクチャ / ハードウエア記述言語 / レジスタ転送レベルシミュレーション / リングバス |
|---|
| 研究概要 |
PASCALのサブセットに対して、ハードウエア向きのコンパイルアルゴリズムを開発し、ハードウエアコンパイラの具体的な設計を行った。複数の言語に対応するための工夫として、言語の仕様に依存する度合の小さいスキャナやパーサは、高速の専用のハードウエアとして実現し、意味解析部やコード生成部は、手続き的なアルゴリズムを実行するメカニズムを採用した。コンパイルアルゴリズムの設計に際しては、高速にコンパイルできるように構成するために、トップダウンの解析を前提として、文法をLL(1)で定義し、これをさらに、専用のスキャナやパーサのハードウエアに適した形に変換する。具体的な設計の手法としては、直接実行型計算機UDECで採用した実行文法を記述しハードウエアに適した形に変換するやり方を、ほとんどそのまま翻訳文法の記述の形式と変換の形式として使用した。ハードウエアの構成方法に関しては、基本的には、UDECで使用したモジュールレベルのパイプラインアーキテクチャを採用した。UDECのモジュールのうち、スキャナやパーサのハードウエアは、ほとんど同じものが使用できるので、これらの機能を改良して使用することにし、新しいモデルをレジスタ転送レベルで記述して、シミュレーションを行い、ハードウエアの具体的設計へと進んだ。他のモジュールに関しては、機能レベルの設計を高級言語で検証してから同様のステップで設計を進めた。このような設計手法をサポートするために、新たにハードウエア記述言語HaDesを設計して実現した。以上の作業は、今年度入手した、サポート用のマイクロコンピュータシステムであるSUN3/52μ上で行い、この結果に基いて、現在ハードウエアの論理設計や実装設計とハードウエアの製作に取りかかっているところである。
|
