| 研究概要 |
本研究では, 論理型プログラミングを支援する計算モデルとして新しく並列リダクション方式を提案し, それを用いて高度並列処理システムの要素プロセッサ/メモリを開発した. 高度並列処理システムの構築においては, VLSI化された素子の組み合わせやプロセッサ間ネットワークなどというハードウェアが分担する機能と, 問題そのものが本質的に備えている並列性を引き出すためにソフトウェアが分担する機能との, 並列処理におけるトレードオフの決定が重要である. 本研究では, ハードウェアやファームウェアが分担する並列処理単位をプロセス・グラフのリダクションと定め, その並列処理単位自体を高速化するために, それに対応する要素プロセッサ/メモリのハードウェア機構をさらに並列化することを試みた. また, リダクション・マシンの応用分野を拡大する問題適応化技術を確立するために, 高度並列処理システムにおける各種のトレードオフについて, 要素プロセッサを対象に具体例に基づき考察し, 明らかにした.
具体的に本年度は, 1.知識情報処理の実行過程をプロセス・グラフのリダクションとする新しい高度並列処理方式を提案し, さらにこの並列実行モデルの有用性について, 具体例に基づいて評価を加えた. 次に, 2.グラフ・リダクションにおけるハードウェア, ファームウェア, ソフトウェアのトレードオフを決定し, 高度並列処理システムの単位要素としてハードウェアないしはファームウェアが分担する機能を確定した. 最後に, 3.問題が持っている並列性を引き出し, その処理をグラフの並列リダクション過程に変換する問題適応化方式を, 具体的な各種応用実験に基づいて開発し, その結果に基づいてマシンのプロトタイプ・ハードウェアの方式・論理設計を行った.
|
