| 研究課題/領域番号 |
62460126
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
萩原 宏 京都大学, 工学部, 教授 (00025818)
|
|---|
| 研究分担者 |
井上 知子 京都大学, 工学部, 教務職員 (40109145)
新實 治男 京都大学, 工学部, 助手 (40144331)
柴山 潔 京都大学, 工学部, 助教授 (70127091)
|
|---|
| キーワード | 並列計算機 / 並列処理 / 論理型言語 / リダクション・マシン / グラフ・リダクション |
|---|
| 研究概要 |
本研究では、論理型プログラミングを支援する計算モデルとして新しく並列リダクション方式を提案し、それを用いて高度並列処理システムの要素プロセッサ/メモリ・アーキテクチャを開発した。高度並列処理システケの構築においては、VLSI化された素子の組み合わせやプロセッサ間ネットワークなどというハードウェアが分担する機械と、問題そのものが本質的に備えている並列性を引き出すためにソフトウェアが分担する機能との、並列処理におけるトレードオフの決定が重要である。本研究では、ハードウェアやファームウェアが分担する並列処理単位をプロセス・グラフのリダクションと定め、その並列処理単位自体を高速化するために、それに対応する要素プロセッサ/メモリのハードウェア機構をさらに並列化することを試みた。また、リダクション・マンションの応用分野を拡大する問題適応化技術を確立するために、高度並列処理システムにおける各種のトレードオフについて、要素プロセッサを対象に具体例に基づき考察し、明らかにした。
本年度の具体的な研究成果として、次の3点を挙げることができる。
1.並列リダクション・マシンにおける要素プロセッサや共有メモリの仕事として割り振られた並列処理単位を実行するためのマシン・アーキテクチャを構築し、そのハードウェアとファームウェアのトレードオフについて考察を加えた。
2.1の考察に基づき、要素プロセッサとメモリ・ハードウェア機構し、特に要素プロセッサ内部における並列処理方式や高速ハードウェア機構について詳しく検討した。
3.昨年度に開発済み問題適応化方式を1.2.で設計した要素プロセッサやメモリの機能レべルに適用し、単位要素を組み合わせて高度並列化を図る方式やそれを実現した場合のシステムにおける各種トレードオフについて実験的に考察した。
|
