| 研究概要 |
本研究では, 従来のディジタル用CADと同じベース上で, アナログ回路に特有の多数の回路パラメータを最適化しながら, 階層的, 規則的な手法でアナログ回路の設計を支援するディジタルーアナログ統合CADシステムの実現を目指している. 本年度は, 次のような研究を行なった.
1.レイアウトより物理パラメータを抽出するシステム レイアウトから配線容量を抽出するプログラムを作成し, 既に開発しているレイアウトシステムに結合して, 配線容量を考慮した正確な回路解析を可能にした.
2.境界要素法を用いたデバイスシミュレータの開発 従来, 差分法などで行なわれていたデバイスシミュレーションに境界要素法を適用し, 特にアナログ回路で重要となる任意形状のシミュレーションへの応用を研究した. 具体的に, 2次元の配線容量/抵抗シミュレータを試作し, 本手法の有効性を確認した.
3.非線形最適化手法を用いた演算増幅器の自動設計システムの試作 回路構造を限定したCMOS2段構成演算増幅器を, 与えられた種々の仕様を満たすように自動設計するシステムを試作した. 設計を非線形最適化問題として定式化し, 実際的な仕様を与えて設計を行なった.
4.ディジタル用CADシステムHILDSのアナログへの拡張の検討 既に実用化しているレイアウトシステムHILDSをアナログ回路が取り扱えるように拡張するための検討を行なった.
5.アナログ回路記述法の基礎的な検討 ディジタル/アナログ回路の高位レベルの記述法とそのセマンティクスの与え方について基礎的な検討を行なった.
|
