|
本研究の実績としてVLSI化に適した結合網形態の理論的検討事項と、相互結合網を構築するためのハードウェア、ソフトウェア上必要とされる技術開発がある。1、理論的検討事項として、VLSI向きの結合網として2次元格子プロセッサアレイを取り上げ、大域的通信を必要とする問題に対処する計算機アーキテクチャの提案及びそのアーキテクチャを動作させるアルゴリズムを提示し、計算量、面積時間積を算出する。格子結合プロセッサアレイにグローバルバスを導入し、計算時間を減少させることが可能な問題として、N個のデータの最大値、最小値を探索する問題、あるいはl番目に小さいデータを見つけるl位選択問題が存在する。これらの問題に対し階層構造型のグローバルバスを導入することにより計算時間の短縮が可能となる。しかし、VLSI化を考慮した時、このままの形で実現すると面積効率が悪い。このことから、時分割的に階層構造をとりうるグローバルバスの使用が考えられ、グローバルバスが任意に分割可能な形態をとる格子結合プロセッサの利用が考えられる。分割可能なグローバルバスを持つプロセッサアレイを用いて半群計算およびl位選択問題を解く並列アルゴリズムを記述し、計算量評価を行なった結果、他のグローバルバスを持つアレイと比較し、面積有効にVLSIチップ上に実現できることが判明した。2.9個の演算ユニットを持つ自己相似形結合網を構築した。また、データ転送手順を明確化するため、データの経由するノード局の選択及び、ノード間のチャネルの選択を決定める通信プロトコルを作成した。今後、自己相似形結合網に適した応用プログラムの開発、及びプロセッサ数を意識しないで、プログラムをサブタスクに細分化する手法の検討を行なう予定である。
|
