|
1.PLAを分割する方法として、入力変数を分割する方法(直列分解)と出力関数を分割する方法(並列分解)を定式化した。また、そのプログラムの作成し、分解実験を行った。この結果、算術演算回路については直列分解が、また、コンピュ-タの制御回路については、並列分解が有効であることがわかった。実際の32ビットマイクロプロセッサで使用されている大規模PLAのデ-タを東京のメ-カ(複数)から提供してもらい、それを分解する会話的なプログラムも開発した。
2.分解された関数のそれぞれがなるべく簡単になるように、中間変数を決定する手法(最適符号化問題)を定式化としそのプログラムの作成及び分解実験を行った。
3.分解の技術を用いて3段理論回路の有力な設計法を開発した。
4.PLAの新しい構造としてAND-EXOR形のものを考案し、その設計法を提案した。また、出力部にEXORを用いてPLAを分解する方法を考案した。
直列分解は、理論的には興味深いが、計算時間が問題の大きさの指数で増加するため、今後は、高速なヒュ-リスティク法を開発する必要がある。算術演算PLAの場合、チップ面積を1〜2割減らすことができた。一方、並列分解は、比較的単純な方法で大規模な制御PLAを実用計算時間内で分解し、チップ面積を3〜4割減らすことができた。以上考察したのは、PLAを二つに分解する方法であるが、実際のLSI設計では、PLAを三つ以上に分解したいことも多く、その場合は、現在のところ試行錯誤を繰り返して分解する方法しか知られていない。また、PLA分割の技術を用いてAND-OR形の多段論理回路を設計できる。
|
